联发科
高级数字前端工程师 MBJ20260722
高级数字前端工程师 MBJ20260722
发布于 大约 13 小时前普通员工/个人贡献者
北京市
初级经验
全职员工
仅现场办公
硕士
硬件工程
Asic
Dft
Eda
Fpga
Soc
低功耗设计
基带芯片
数字前端设计
时序分析
AI 估算 · 15k–25k
联发科为芯片大厂，北京初级数字前端工程师月薪约15-25K，14薪，薪资竞争力中等偏上。
职位详情
关于这个职位
该职位是联发科北京的数字前端工程师，主要负责手机基带芯片的设计与整合，包括Modem SOC系统平台的设计验证
你将参与从数字前端设计到流片的完整流程，与后端工程师协作完成时序收敛等关键环节
适合具备数字前端项目经验的硕士应届生或初级工程师
最低要求
硕士学历，有数字前端设计、实现或验证的项目经验
了解ASIC或FPGA前端设计流程及相关EDA工具，包括电路综合、时序分析等
工作职责
负责手机基带芯片设计与整合
负责基带芯片中modem SOC系统平台的设计与验证工作，包括测试电路，时钟，接口，总线等
参与数字前端设计流程，并协助后端工程师完成时序收敛及所有流片前的规则检查
提升设计质量，包括面积，功耗，时序及测试覆盖率
优先资格
具备以下任一经验者尤佳：有成功流片经验，SOC及系统架构，低功耗设计，芯片DFT流程
AI 洞察
优缺点分析
优点
- 联发科为全球领先的芯片设计公司，平台大，技术积累深厚，能接触到先进的基带芯片设计流程
- 参与完整的前端至流片流程，技能积累全面，对职业发展非常有帮助
- 位于北京，就业机会多，团队专业，学习资源丰富
- 芯片设计流程复杂，时序收敛和低功耗设计要求高，需要较强的耐心和细致度
- 对理论知识要求高，需持续学习新工具和新架构
- 适合电子/微电子专业硕士应届生或初级工程师，热爱芯片设计，愿意深入数字前端领域，具备扎实的ASIC/FPGA基础
缺点 / 挑战
- 工作压力可能较大，流片节点紧张时可能需要加班
角色解读
- 初级数字前端工程师 → 资深数字前端工程师 → 技术专家或架构师
- 可向Modem或基带芯片领域深入，成为系统级设计专家
- 有机会转向验证、后端或项目管理方向
- 负责手机基带芯片的数字前端设计与整合，包括Modem SOC系统平台
- 参与设计验证工作，涵盖测试电路、时钟、接口、总线等模块
- 使用EDA工具进行电路综合、时序分析，并协助后端工程师完成时序收敛和流片检查
- 优化设计质量，关注面积、功耗、时序和测试覆盖率
- 扎实的数字前端设计知识，熟悉ASIC或FPGA设计流程
- 熟练使用主流EDA工具，如Synopsys、Cadence等，掌握电路综合和静态时序分析
- 了解SOC架构，具备低功耗设计或DFT经验者优先
- 良好的项目经验，有流片经历更佳
申请策略
- 了解联发科手机芯片产品线，在面试中展现对基带芯片架构的兴趣
- 准备一个完整的项目案例，从需求到实现，体现解决问题的能力
- 突出硕士期间的数字前端项目经验，具体说明使用的EDA工具和设计流程
- 如果有流片经历或SOC相关项目，务必详细描述
- 展示对低功耗设计、DFT等领域的了解或实践经验
- 复习ASIC前端设计流程，熟练掌握综合、STA等EDA工具
- 学习SystemVerilog或Verilog，并了解UVM验证方法学
- 补充低功耗设计（如时钟门控、多电压域）和DFT（扫描链、BIST）相关知识
面试指南
- STAR法则：描述项目背景、任务、行动和结果，强调个人贡献
- 分步骤解释：对于流程类问题，按顺序列出关键步骤，并说明每个步骤的目的
- 对比分析：对于技术选择问题，比较不同方案的优缺点，展示决策能力
- 请描述一下你参与的数字前端设计项目，包括使用的工具和遇到的挑战
- 什么是静态时序分析（STA）？如何修复建立时间和保持时间违例？
- 低功耗设计常用技术有哪些？请举例说明
- ASIC前端设计流程包括哪些步骤？每个步骤的产出是什么？
- 你对SOC架构了解多少？请说说Modem子系统的基本组成
职位点评
70
综合评分
联发科北京数字前端岗，技术积累深厚，成长空间大，但工作强度较高且灵活性有限。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
该职位最适合发展性动机强的求职者，即渴望在芯片设计领域深入成长、积累核心技术经验的应届生或初级工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展85
工作生活50
使命价值70
薪资福利
65中等
联发科作为大厂，薪资水平位于行业中上，福利完善（五险一金、年终奖等），但JD未明确薪资，且初级岗位起薪有限。
薪资信号未披露（AI估算：15K-25K/月）
成长发展
85较高
该职位涉及完整的芯片设计流程和前沿技术（低功耗、SOC），技能成长空间大；联发科有完善的技术培训体系，但JD未明确提及导师制或晋升通道。
技术前沿主流现代技术
技术栈数字前端设计、ASIC、FPGA、EDA、时序分析、低功耗设计、DFT、SOC
业务类型profit_center
工作生活
50较低
仅现场办公，无远程或弹性工作说明；北京办公地点通常在科技园区，通勤可能较长；未提及WLB相关信息，芯片设计行业一般加班较多。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
芯片行业属于国家重点扶持的高科技领域，基带芯片是5G/6G关键组件，社会意义较大；联发科为行业头部，产品影响广泛。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs