长鑫存储
ESD防护设计专家-ESD Protection Design Expert(J21234)
ESD防护设计专家-ESD Protection Design Expert(J21234)
发布于 3 小时前基层主管/组长
全职员工仅现场办公芯片设计
芯片设计
Esd防护设计
Fib
Spice
Tcad仿真
Tem
Tlp测试
半导体物理
可靠性设计
失效分析
值不值得投
78综合评分
综合评分 78
半导体存储巨头核心专家岗，技术前沿、发展空间大、薪资竞争力强，但工作强度与项目压力可能较高。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
5.5万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1850 个在招 · 其中芯片设计 约 140 个
市场机会
选择面较广
合肥 · 芯片设计 · 约 130 个在招
职位详情
关于这个职位
该职位负责主导全芯片ESD防护网络的全流程设计与开发，包括器件物理设计、仿真、标准单元库建设及物理验证
你需要带领团队攻克重大可靠性问题，进行失效分析，并建立公司级的ESD设计流程与IP库，为内外部客户提供高级别技术支持
最低要求
教育背景与专业知识：微电子、电子工程、半导体物理等相关专业硕士及以上学历，精通半导体器件物理、工艺制程及可靠性机理
专业技能与资格：能使用SPICE/TCAD工具完成器件与电路仿真，能进行定制化版图设计及可靠性测试规划（如TLP），能使用FIB、TEM等工具进行失效分析
具备先进工艺及高压/高可靠性要求芯片的ESD设计成功案例，熟悉Logic、BCD、RF等各类技术平台
行业与专业经验：具备8年以上集成电路ESD防护设计经验，有成功的先进工艺节点产品流片经验
项目/任务成果：主导过至少两款芯片产品的全流程ESD防护方案设计与验证并成功量产
其他要求：具有技术洞察力、复杂问题解决能力和严谨的工程思维，具有跨部门沟通协作能力及技术规划能力，具有培养和带领团队的热情
工作职责
全流程ESD技术设计与开发：主导从ESD器件物理设计、TCAD仿真与参数化单元开发开始，到工艺测试结构设计、ESD标准单元库建设，最终完成全芯片防护网络规划、设计规则定制及物理验证的全流程工作
设计体系建设与IP管理：建立、优化并维护公司级的ESD设计流程、防护设计规范及技术标准，主导开发可复用的ESD IP库（包括高压、高速等特殊防护结构），并开发配套的EDA自动化脚本以提升设计集成与验证效率
深度技术攻关与失效分析：领导解决产品开发中遇到的重大ESD、EOS、Latch-up可靠性问题，运用FIB、TEM等先进分析工具进行失效定位，深入分析根因并提供从器件结构优化、电路调整到版图改进的有效解决方案，同时制定覆盖芯片级和系统级的全面ESD测试与验证方案
团队领导与客户技术协同：负责ESD技术团队的构建、技术指导与能力建设，推动知识沉淀与传承，作为技术接口为内外部客户提供高级别的ESD技术支持，包括设计评审、失效分析报告解读、防护方案定制及技术培训
优先资格
拥有多项目、多工艺平台的ESD IP开发与管理经验者优先
有技术团队管理或项目领导经验者优先
AI 洞察
优缺点分析
优点
- 处于半导体国产替代的核心赛道，ESD防护是芯片可靠性的关键环节，技术壁垒高，职业护城河深
- 依托超大型存储企业的平台资源，能接触到先进工艺节点和海量流片项目，技术积累与实战经验提升极快
- 需要同时兼顾底层器件物理、电路设计及版图验证，技术跨度大，对个人的综合技术广度与深度要求极高
- 适合在集成电路可靠性领域有深厚积累，既具备扎实底层物理与仿真能力，又有意愿带领团队、主导全流程设计的高级技术人才
缺点 / 挑战
- 岗位赋予较高的技术决策权与团队管理职责，有利于从纯技术向技术管理复合型专家转型
- ESD失效分析往往需要在流片后或客户反馈时紧急处理，可能面临较大的项目交付压力与突发问题解决压力
角色解读
- 从技术专家向技术管理方向发展，可晋升为ESD技术总监或可靠性部门负责人
- 在半导体可靠性领域深耕，成为行业内的顶尖技术权威，主导公司级技术战略与标准制定
- 主导全芯片ESD防护网络的全流程设计，包括器件物理设计、TCAD仿真、标准单元库建设及物理验证
- 带领团队攻克重大ESD、EOS、Latch-up等可靠性问题，运用FIB、TEM等工具进行失效分析并提供解决方案
- 建立公司级ESD设计流程与规范，开发可复用的ESD IP库及EDA自动化脚本，提升设计效率
- 作为技术接口为内外部客户提供高级别技术支持，负责团队构建、技术指导与知识沉淀
- 精通半导体器件物理、工艺制程及可靠性机理，熟练使用SPICE/TCAD进行器件与电路仿真
- 具备定制化版图设计能力及TLP等可靠性测试规划能力，能使用FIB、TEM进行失效分析
- 拥有先进工艺及高压/高可靠性芯片的ESD设计成功案例，熟悉Logic、BCD、RF等技术平台
- 具备跨部门沟通协作能力、复杂问题解决能力及技术团队管理与培养能力
申请策略
- 提前了解长鑫存储在DRAM等存储芯片领域的最新工艺进展及可靠性挑战，面试时结合其业务痛点提出见解
- 重点突出主导过的成功量产芯片项目，特别是先进工艺节点、高压或高速平台的ESD防护设计案例
- 详细列举使用TCAD、SPICE进行仿真以及使用FIB、TEM进行失效分析的具体成果与解决过的重大可靠性问题
- 展示在ESD IP库建设、EDA自动化脚本开发及设计流程标准化方面的体系化贡献
- 强调技术团队管理、跨部门协作及客户技术支持的经验，体现技术领导力
- 复习并更新对最新先进工艺节点（如FinFET、GAA）下ESD防护机理及设计规则的理解
- 提升团队管理与项目统筹能力，学习如何更高效地进行技术知识沉淀与团队能力建设
面试指南
- 采用STAR法则（情境、任务、行动、结果）来描述失效分析或项目攻关案例，重点突出你的分析逻辑、使用的工具（如FIB/TEM/TCAD）以及最终量化的改善结果
- 在回答技术体系或流程建设问题时，从‘痛点分析-标准制定-工具开发（自动化）-落地推广-持续迭代’的闭环逻辑进行阐述
- 请分享一个你主导过的最复杂的ESD/EOS/Latch-up失效分析案例，你是如何定位根因并解决的？
- 在先进工艺节点下，ESD防护设计面临哪些主要挑战？你是如何通过TCAD仿真和版图优化来平衡防护性能与寄生参数的？
- 你如何构建和优化公司级的ESD设计流程与IP库？在开发EDA自动化脚本方面有哪些具体经验？
- 作为技术团队负责人，你如何平衡日常技术攻关、客户支持与团队成员的能力培养？
- 准备2-3个具有代表性的成功量产项目案例，梳理其中的技术难点、你的核心贡献以及最终带来的业务价值（如良率提升、成本节约）
- 深入了解长鑫存储的产品线（如DRAM、NAND）及其对ESD/可靠性设计的特殊要求，思考存储芯片在系统级应用中的防护痛点
职位点评
薪资福利85
成长发展90
工作生活45
使命价值85
薪资福利
85较高
作为超大型半导体企业的核心专家岗，薪资水平在行业内具有较强竞争力，且平台稳定性高。
薪资信号未披露（AI估算：4千–7万/月）
成长发展
90较高
岗位涉及全流程技术攻关、IP库建设与团队管理，能接触到先进工艺节点，技术成长与管理发展空间极大。
技术前沿前沿/新兴技术
技术栈ESD防护设计、TCAD、SPICE、FIB、TEM、TLP、EDA自动化
成长机会团队构建、技术指导、能力建设、知识沉淀
业务类型ambiguous
工作生活
45较低
JD未明确提及工作模式与WLB，但半导体研发与失效分析岗通常面临较高的项目交付压力，工作强度可能较大。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
85较高
身处半导体存储国产替代的核心赛道，解决芯片可靠性关键问题，具有极高的行业价值与社会意义。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs