长江存储
ESD技术专家(J14792)
ESD技术专家(J14792)
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Drc/Lvs/Perc
Skill
Spice
Tcad仿真
半导体器件物理
可靠性设计
失效分析
值不值得投
75综合评分
综合评分 75
技术驱动型专家岗，ESD领域深度钻研，行业前景好，对WLB期望别太高。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
4万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 610 个在招
市场机会
选择适中
武汉 · 硬件工程师 · 11 个在招
职位详情
关于这个职位
这是一个负责芯片级ESD（静电放电）防护设计的技术专家岗位
你需要主导从器件物理设计、仿真到全芯片防护网络规划与验证的全流程，并建立公司级的ESD设计体系与IP库
同时，需要解决产品开发中的重大可靠性问题，并领导技术团队，为内外部客户提供高级技术支持
最低要求
教育背景与专业知识：微电子、电子工程、半导体物理等相关专业，硕士及以上学历
专业技能与资格：精通半导体器件物理、工艺制程及可靠性机理，能使用SPICE/TCAD完成器件与电路仿真，具备定制化版图设计与可靠性测试规划（TLP等）能力，能应用FIB、TEM等工具进行失效分析
行业与专业经验：8年以上集成电路ESD防护设计经验，拥有先进工艺节点产品成功流片经验，熟悉Logic、BCD、RF等技术平台者优先
项目/任务成果：主导过至少一款先进工艺节点的全芯片ESD防护方案设计，并成功流片，具备多项目、多工艺平台ESD IP开发与管理的项目成果
工作地点：武汉或者上海
其他要求：具有卓越的技术洞察力和复杂问题解决能力，优秀的跨部门沟通协作能力以及培养和带领团队的热情
工作职责
全流程技术设计与开发：主导从底层ESD器件（如GGNMOS、SCR）的物理设计、TCAD仿真与参数化单元开发，到工艺测试结构设计、ESD标准单元库建设，最终实现全芯片防护网络规划、设计规则定制及物理验证（DRC/LVS/PERC）的全流程工作
设计体系建设与IP管理：主导建立、优化并维护公司级的ESD设计流程、防护设计规范及技术标准，开发可复用的ESD IP库（含高压、高速等特殊防护结构），并开发配套的EDA自动化脚本（如使用Python/SKILL）以提升设计集成与验证效率
深度技术攻关与失效分析：主导解决产品开发中遇到的重大ESD、EOS、Latch-up可靠性问题，运用FIB、TEM等分析工具进行失效定位，深入分析根因并提供从器件结构优化、电路调整到版图改进的有效解决方案，同时制定覆盖芯片级（CDM/MM）和系统级的全面ESD测试与验证方案
团队领导与客户技术协同：主导ESD技术团队的构建、技术指导与能力建设，推动知识沉淀与传承，作为技术接口为内外部客户提供高级别ESD技术支持，包含设计评审、失效分析报告解读、防护方案定制及技术培训
AI 洞察
优缺点分析
优点
- 技术深度与壁垒高，能积累芯片可靠性领域的核心专长，职业护城河较深
- 直接参与芯片设计核心流程，对产品成功至关重要，技术成就感强
- 作为技术专家，能直接影响公司技术体系与标准建设，发挥战略价值
- 存储芯片是国家重点发展领域，行业前景广阔，公司平台大
- 责任重大，任何设计疏漏都可能导致产品批量失效，对工作的严谨性和细致度要求极高
- 需要频繁进行跨部门（设计、工艺、测试）协同，沟通协调能力面临考验
- 适合对半导体物理与可靠性有深厚兴趣，追求技术深度，具备8年以上集成电路设计或验证经验，并且乐于解决复杂技术难题、愿意承担技术领导责任的工程师
缺点 / 挑战
- 技术难度极高，需要持续追踪先进工艺下的可靠性新问题，学习压力大
角色解读
- 技术专家路线：持续深耕ESD与可靠性领域，成为公司乃至行业内的顶尖技术权威，主导前瞻性技术研究
- 技术管理路线：从专家角色过渡至技术团队负责人或研发部门管理者，统筹更大范围的技术研发与团队建设
- 跨领域发展：凭借对器件、工艺和可靠性的深刻理解，可向产品定义、工艺集成、品质管理等相关高级岗位发展
- 你负责芯片从设计到流片的全流程ESD（静电放电）防护设计，确保芯片在制造和使用中的可靠性
- 你将主导建立和维护公司级的ESD设计标准、流程与可复用IP库，并通过编写自动化脚本提升团队效率
- 你需要作为技术权威，解决产品开发中出现的各类复杂可靠性失效问题（如ESD、Latch-up），并完成根本原因分析与方案制定
- 你将带领ESD技术团队进行能力建设，并作为技术接口，为公司内部项目和外部客户提供专业的ESD咨询与支持
- 深厚的半导体器件物理与工艺制程知识，能理解器件级的ESD防护原理
- 精通TCAD/SPICE仿真工具，用于器件建模与电路行为分析
- 熟悉FIB、TEM等失效分析设备
- 具备全芯片级的ESD防护规划能力，包括设计规则制定与物理验证（DRC/LVS/PERC）
- 优秀的项目管理、跨部门沟通和团队领导能力，能推动技术方案的落地和知识传承
申请策略
- 深入了解长江存储的技术路线（如Xtacking®架构）及其对可靠性的特殊要求
- 准备在面试中展示你对“全流程”ESD设计的理解，从器件物理到系统级防护的完整逻辑
- 思考并准备你如何在一个新环境中“从0到1”或“优化”一个ESD设计体系的具体思路
- 突出任何与ESD、EOS、Latch-up等可靠性设计直接相关的项目经验，特别是成功流片案例
- 详细描述你使用过的TCAD/SPICE仿真工具、失效分析设备（如FIB、TEM）以及EDA脚本（Python/SKILL）开发经验
- 强调你主导或参与建立的设计流程、规范或IP库，体现系统化建设能力
- 列举你解决过的最棘手的可靠性失效分析案例，简述分析过程和最终解决方案
- 如果尚未具备，可以学习并实践先进的TCAD仿真工具（如Silvaco, Synopsys）在ESD器件设计中的应用
面试指南
- 使用STAR法则（情境、任务、行动、结果）回答项目经验问题，突出你的技术决策和影响力
- 回答技术问题时，先阐述基本原理（如物理机制、失效模式），再结合具体案例说明你的设计或分析方法
- 描述流程建设思路时，采用分阶段或分模块的结构，体现系统性思维和工程化落地能力
- 请介绍一个你主导过的、最具挑战性的芯片ESD防护设计或失效分析项目
- 你的角色、采取的关键步骤和最终结果是什么？
- 在先进工艺节点下，传统的ESD防护器件（如GGNMOS）面临哪些挑战？你通常如何设计或选择新的防护结构？
- 如何建立一套高效、可复用的公司级ESD IP库和设计流程？请描述你的设想
- 当产品在可靠性测试中出现未知原因的失效时，你的系统性分析思路是什么？
职位点评
薪资福利75
成长发展90
工作生活50
使命价值80
薪资福利
75中等
作为半导体行业资深技术专家，岗位具有市场竞争力，但具体薪资福利未在JD中披露，需在后续沟通中确认。
薪资信号未披露（AI估算：3千–5万/月）
成长发展
90较高
岗位涉及前沿的先进工艺ESD防护技术，要求全流程设计与体系建设，提供深度技术钻研、体系化思维锻炼和团队领导的绝佳发展平台。
技术前沿前沿/新兴技术
技术栈ESD防护、TCAD仿真、SPICE、FIB、TEM、Python、SKILL、DRC/LVS/PERC
成长机会全流程技术设计与开发、设计体系建设与IP管理、深度技术攻关、团队领导与能力建设
业务类型profit_center
工作生活
50较低
JD未提及任何办公模式、弹性工作或WLB相关信息，仅明确要求在武汉或上海现场工作，生活方式方面缺乏积极信号。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
岗位聚焦于芯片可靠性这一关键质量环节，对保障产品成功至关重要，且存储芯片属于国家战略性产业，工作具有明确的技术价值和行业意义。
行业发展高速增长赛道
社会影响中性/一般
使命信号主导全流程技术设计与开发、解决产品开发中的重大可靠性问题
创新程度积极采用新技术
Watch Jobs