Watch Jobs
CXMT logo
长鑫存储
高速IO设计经理/专家-High Speed IO Circuit Design Manager/Expert(J17086)
立即应聘

高速IO设计经理/专家-High Speed IO Circuit Design Manager/Expert(J17086)

发布于 大约 2 小时前

中层管理(经理/总监)

上海市 / 西安市
高级经验
全职员工
仅现场办公
硕士
芯片设计
Cmos工艺
Ctle
Dfe
Ffe
Matlab
Virtuoso
高速Io接口电路

AI 估算 · 45k–70k

芯片设计高端岗位，5年+经验，上海/西安，薪资竞争力强

职位详情

关于这个职位

该职位主要负责存储产品中高速IO接口电路的架构设计与电路开发，重点突破高速接收器、信号均衡器等核心模块

你需要使用Spectre、Hspice等EDA工具进行仿真验证，指导版图设计，并参与跨部门技术支持
同时，你还将主导下一代存储产品的高速IO技术预研，推动先进架构落地
适合有5年以上高速接口设计经验、具备团队管理能力的资深工程师

最低要求

教育背景与专业知识：硕士及以上学历，微电子、电子工程等相关专业，深入理解器件物理和CMOS工艺原理

专业技能与资格：掌握高速电路设计方法，能使用Spectre、Hspice、Finesim、Virtuoso、Star RC等EDA工具完成电路设计与仿真验证，具备系统级建模能力，能使用Matlab和Verilog等工具完成仿真建模
行业与专业经验：5年以上高速接口电路设计经验，掌握DFE、CTLE、FFE等均衡技术和高速时钟分布技术
项目/任务成果：成功参与过至少两款芯片产品的高速IO模块设计并实现量产应用
其他要求：具有团队合作精神和跨部门沟通能力，具有较强的技术学习能力和挑战新技术的意愿，管理岗位需具备团队管理及项目管理能力，能主导复杂技术项目并推动目标高效达成

工作职责

高速IO接口电路架构与设计： 针对应用与存储产品中的高速IO接口电路进行架构设计、电路设计以及验证优化，确保设计满足性能指标

关键电路模块开发： 开发高速接口电路的关键架构模块，重点突破高速接收器和信号均衡器等核心电路
模拟系统建模与仿真： 对模拟系统进行建模和仿真，使用Matlab、Verilog-A等工具完成系统级分析与验证
版图设计与技术指导： 指导layout工程师进行版图设计，提出满足电路需求的版图设计要求，确保后仿真结果符合设计目标
跨部门技术支持： 熟悉存储产品系统行为，为测试和系统部门提供测试与debug过程中的技术支持，推动问题闭环解决
先进技术预研： 开展用于下一代存储产品的高速IO技术预研，推动先进架构与方案的技术储备

AI 洞察

优缺点分析

优点

  • 存储芯片是国产化重点领域，长鑫存储作为行业龙头，技术积累深厚，发展前景广阔
  • 高速IO设计属于模拟芯片中的核心高端岗位，技能稀缺性强，薪资溢价明显
  • 职位包含管理职责，既能深入技术又能锻炼领导力，职业弹性大
  • 参与从架构到量产的全流程，并能接触下一代技术预研，技术成长空间大
  • 高速接口设计难度高，需要扎实的理论基础和丰富的量产经验，对学习能力要求高
  • 管理层需兼顾技术把关和团队协调，工作节奏可能较快

缺点 / 挑战

  • 芯片行业项目周期长、压力大，需要跨部门频繁沟通和推进问题解决
  • 适合有5年以上高速接口设计经验、希望从IC转向技术管理或深耕技术专家的资深工程师，尤其对存储芯片赛道有热情、愿意挑战前沿技术的人

角色解读

  • 技术路径：成为高速IO领域的资深专家，主导定义产品技术路线
  • 管理路径：从设计经理晋升为技术总监，负责更大规模的团队和项目
  • 行业路径：在存储芯片赛道积累经验，可横向扩展至其他芯片设计领域
  • 主导高速IO接口电路的架构设计和电路开发，确保性能指标满足存储产品需求
  • 重点攻克高速接收器、信号均衡器等关键模块，使用Matlab/Verilog-A进行系统建模和仿真
  • 指导版图工程师完成高质量版图设计，确保后仿真结果符合预期
  • 跨部门协作提供技术支持，并开展下一代高速IO技术的预研工作
  • 精通模拟电路设计，深入理解CMOS工艺和器件物理
  • 熟练使用EDA工具（Spectre、Hspice、Virtuoso等）完成全流程设计验证
  • 掌握DFE、CTLE、FFE等高速均衡技术，具备系统建模能力
  • 具备团队管理和项目管理能力，能主导复杂技术项目

申请策略

  • 关注公司先进技术预研方向，可在面试中主动探讨下一代高速IO技术趋势
  • 准备一个完整的项目案例，从需求、设计、仿真到量产的闭环，展示解决问题能力
  • 突出至少两款量产芯片的高速IO设计经历，详细描述电路架构和关键指标达成情况
  • 强调对DFE/CTLE/FFE等均衡技术的实际应用经验，附上仿真数据和测试结果
  • 展示团队管理或项目主导案例，说明如何推动项目按时高质量完成
  • 列出掌握的EDA工具和建模工具，体现技能全面性
  • 巩固高速时钟分布和信号完整性分析知识，补充系统级模型验证方法
  • 学习新型接口标准（如DDR5、LPDDR5等）的IO架构，提升行业视野

面试指南

  • STAR法则：描述情境、任务、行动、结果，突出个人贡献和量化指标
  • 技术对比：从原理、性能、功耗、面积等维度展开，结合具体项目场景
  • 问题解决：逻辑化拆解问题，从系统级别到模块级别逐步排查，强调方法论
  • 请详细介绍你参与量产的一款高速IO设计，遇到了哪些关键挑战？如何解决？
  • 如何比较DFE和CTLE的优缺点？在什么场景下选择哪种均衡方案？
  • 你如何指导版图工程师完成高速电路的版图设计，有哪些关键要点？
  • 如果发现后仿真结果与预期不符，你会如何排查和定位问题？
  • 你如何看待团队管理和技术深度之间的平衡？你如何激励团队成员？

职位点评

72
综合评分

技术前沿、薪资优厚、管理者角色，但工作强度大且现场办公

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合追求技术深度和职业发展、对薪资回报敏感、能接受高强度工作的资深芯片工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活30
使命价值70

薪资福利

85较高

该职位薪资水平在芯片行业中属于高位，福利方面JD未明确说明但通常包含年终奖和社保，整体补偿性较强。

薪资信号未披露（AI估算：45K-70K/月）

成长发展

90较高

职位涉及最前沿的高速IO技术，有明确的预研项目和管理职责，技术成长和职业发展空间大。

技术前沿前沿/新兴技术
技术栈高速IO、DFE、CTLE、FFE、CMOS、Verilog-A
成长机会团队管理、项目管理、先进技术预研
业务类型profit_center

工作生活

30较低

职位要求现场办公，未提及弹性工作或远程，芯片行业通常工作强度较高，生活化动机满足有限。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

70中等

存储芯片国产化具有战略意义，行业处于高速增长期，能给人一种推动国产技术突破的使命感。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs