CAD资深流程开发工程师

优缺点分析

角色解读

• 在芯片设计自动化领域深耕，可成为EDA流程架构师或后端设计专家
• 积累复杂芯片项目的sign-off经验，向芯片设计经理或技术总监方向晋升
• 有机会接触前沿AI芯片架构，拓展至芯片前端设计或系统级优化
• 负责芯片后端设计流程的开发与优化，包括综合、布局布线、静态时序分析、电压降分析、物理验证等工具的集成与自动化
• 解决不同EDA工具在不同设计阶段之间的数据一致性问题，确保设计签收的准确性
• 制定签收策略、电源结构（PG structure）和非默认规则（NDR），提升芯片设计的可靠性和效率
• 深入理解综合、布局布线、静态时序分析、电压降、物理验证等后端设计环节的原理与流程
• 精通Tcl、Python、Make等脚本语言，能够编写高效自动化流程
• 熟悉主流后端设计工具（如Synopsys、Cadence、Mentor等）的使用与流程集成
• 具备较强的问题分析和沟通协作能力，能够跨团队推动流程改进

申请策略

• 提前了解寒武纪的产品线（如思元系列AI芯片），在面试中展现对芯片设计流程与AI计算结合的理解
• 准备好一个完整的后端流程案例，从RTL到GDS的各个环节，重点说明遇到的correlation问题及解决方案
• 突出在后端设计项目中的具体贡献，特别是流程优化、timing收敛、功耗降低等方面的案例
• 详细描述使用Tcl/Python/Make等脚本实现自动化流程的经历，例如批量处理、数据比对等
• 强调跨工具或跨团队解决一致性问题的经验，展示系统性思维
• 复习主流EDA工具的最新版本特性，特别是综合工具DC、布局布线工具Innovus/ICC2等
• 加强Linux环境下的脚本调试能力，学习Makefile的高级用法

面试指南

• 采用STAR原则：说明情境（Situation）、任务（Task）、行动（Action）、结果（Result），重点突出技术细节和量化成果
• 对于流程类问题，应先阐述标准流程，再指出你做的优化点，以及优化带来的效率或质量提升
• 请描述一个你解决过的timing sign-off与physical sign-off不一致的案例
• 你如何优化综合与布局布线之间的流程衔接？
• 请解释电压降分析对芯片性能的影响，以及如何在后端流程中缓解电压降问题
• 如何使用Tcl脚本自动化完成大量ECO任务？请给出一个具体实现
• 深入复习静态时序分析（STA）的核心概念，如setup/hold time、时钟偏差、OCV等
• 准备一段Tcl或Python脚本示例，展示你对EDA数据结构的处理能力