Watch Jobs
CXMT logo
长鑫存储
PCELL主任工程师-PCELL Staff Engineer(J20123)
立即应聘

PCELL主任工程师-PCELL Staff Engineer(J20123)

发布于 大约 2 小时前

普通员工/个人贡献者

上海市 / 合肥市
高级经验
全职员工
仅现场办公
本科
芯片设计
Drc/Lvs
Eda
Pcell
Pdk
Skill
Tcl
Virtuoso

AI 估算 · 35k–55k

5年以上经验主任工程师，半导体行业技术核心岗位，上海合肥薪资水平较高，但具体取决于能力与绩效。

职位详情

关于这个职位

该职位主要负责半导体工艺设计套件（PDK）中PCELL（参数化单元）的开发与维护，需要精通Skill、Python等脚本语言，并主导完整PCELL库的构建

你将与DRC、LVS等团队协作，推动PDK验证自动化，同时承担技术框架搭建和团队赋能任务，适合有5年以上经验的资深工程师

最低要求

教育背景与专业知识：本科及以上学历，微电子/电子工程/计算机等相关专业

专业技能与资格：具备Skill、Python、Tcl、Shell、Perl等脚本语言编程能力，能使用Calibre命令行工具，独立完成DRC/LVS/PEX验证
行业与专业经验：5年以上Pcell开发工作经验，主导过至少2个完整Pcell库的开发及后续维护
项目/任务成果：能独立承担Pcell开发任务，完成至少2个完整项目的交付
其他要求：具有模拟电路设计或版图开发经验，能使用Virtuoso、Aether、Laker等主流EDA工具完成版图设计验证

工作职责

PCELL开发与维护： 主导基于cPDK/ePDK的Pcell设计与开发工作，依据Foundry工艺信息，独立完成Pcell Layout、Callback、CDF等模块的开发，并制定开发与QA流程

流程优化与自动化： 根据项目计划与质量目标，设计测试用例，编写自动化脚本，推动PDK QA流程及脚本自动化方案落地，提升开发效率
跨团队协同交付： 与DRC、LVS、RC、Model等Design Service团队协作，共同完成PDK的完整开发与验证闭环，确保项目按节点交付
技术文档与专利撰写： 编写Pcell开发全周期的技术文档、QA报告及用户手册，总结研发成果并申请发明专利
技术框架搭建与团队赋能： 搭建Pcell Lib开发基本框架，开发常用函数库，提升代码复用性，并主导对初、中级工程师的代码Review与技术培训

AI 洞察

优缺点分析

优点

  • 技术门槛高，PCELL开发是半导体设计核心环节，稀缺性强，长期价值高
  • 可接触先进工艺（如DRAM）的完整PDK流程，积累深厚行业经验
  • 公司为国产存储龙头，平台稳定，项目资源充足，有利于技术沉淀
  • 工作内容较专精，需同时掌握脚本、EDA工具和版图知识，学习曲线陡峭
  • 半导体行业周期性强，项目节点紧张时可能需要高强度工作
  • 适合有深厚PCELL开发背景、享受技术深耕、希望在半导体工艺设计领域成为专家的资深工程师

缺点 / 挑战

  • 要求5年以上经验且主导完整项目，入门门槛较高，新人难以快速胜任

角色解读

  • 技术深度：从PCELL开发向PDK全流程架构师发展，掌握更复杂的工艺建模和验证技术
  • 管理方向：可晋升为技术经理或PDK团队负责人，统筹多个项目的交付
  • 横向拓展：转向DRC/LVS开发、EDA工具研发或先进工艺节点设计，拓宽半导体领域知识
  • 设计并维护基于cPDK/ePDK的PCELL，编写Callback、CDF等代码，确保与工艺信息匹配
  • 编写自动化脚本（Python、Tcl等）优化PDK验证流程，提升QA效率
  • 与DRC、LVS等团队协作，完成PDK整体验证闭环，保证项目按时交付
  • 撰写技术文档、用户手册和专利，沉淀研发成果，同时培训初、中级工程师
  • 精通Skill、Python、Tcl、Perl等脚本语言，能独立开发PCELL模块
  • 熟悉Calibre工具和DRC/LVS/PEX验证流程，具备命令行操作能力
  • 掌握Virtuoso、Aether、Laker等EDA工具，有模拟版图设计经验
  • 具备5年以上PCELL开发经验，主导过完整PCELL库项目，有框架搭建能力

申请策略

  • 提前了解长鑫存储的存储工艺特点，在面试中展示对DRAM或类似工艺PDK的理解
  • 强调跨团队协作和文档撰写能力，因为职位涉及技术培训和知识传承
  • 突出主导的至少2个完整PCELL库项目，说明项目规模、工艺节点和你的具体贡献
  • 列出常用的脚本语言掌握程度，尤其是Skill和Python，可附上代码示例或GitHub链接
  • 强调与DRC/LVS团队协作的经验，以及自动化QA流程的落地成果
  • 如有专利或技术文档产出，务必列出，体现技术沉淀能力
  • 系统复习Calibre命令行操作和DRC/LVS规则文件编写，面试可能涉及实际案例
  • 补强Python自动化脚本能力，尤其是PDK流程相关的测试框架设计

面试指南

  • STAR法则：描述项目背景（Situation）、你的任务（Task）、采取的行动（Action）和结果（Result），重点突出技术细节和量化指标
  • 问题解决思路：先分析根因（如参数传递错误、模型偏差），再提出系统性解决方案（如增加单元测试、统一函数库）
  • 对框架选择问题：结合工艺节点要求、团队能力、兼容性等因素比较，给出合理建议
  • 请描述你主导的一个完整PCELL库开发项目，包括技术架构、分工和交付成果
  • 如何设计PCELL的Callback函数？请举例说明常见场景
  • 你如何用Python自动化DRC/LVS验证流程？遇到过哪些挑战？
  • 当PCELL在多个工艺角下表现不一致时，你会如何排查和修复？
  • 请解释cPDK和ePDK的主要区别，以及你在开发中如何选择框架

职位点评

72
综合评分

技术前沿的PCELL专家岗，薪资和成长性优，但工作地点固定、WLB一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
该职位最适合以技术成长为核心动机，愿意深耕半导体工艺设计，能接受现场办公并应对项目压力的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活50
使命价值70

薪资福利

75中等

该职位薪资在行业内属于中上水平，公司为国产存储龙头，稳定性较好，但未明确提及具体福利。

薪资信号未披露（AI估算：35K-55K/月）

成长发展

85较高

职位涉及先进工艺PDK开发，技术前沿性强，有团队赋能和专利撰写机会，成长空间大。

技术前沿前沿/新兴技术
技术栈PCELL、cPDK、ePDK、Skill、Python、Calibre、Virtuoso
成长机会技术培训
业务类型profit_center

工作生活

50较低

工作地点为上海或合肥，需现场办公，未提及弹性工作或远程选项，半导体行业项目密集期可能有加班。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

70中等

半导体是国家安全战略产业，国产替代意义重大，但职位本身偏技术实现，社会影响力间接。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs