长鑫存储
DFX工程师-DFX Engineer(J21456)
DFX工程师-DFX Engineer(J21456)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Ate测试
Dft
Dfx
Eda工具
Mbist
存储芯片
硅片调试
良率优化
跨团队协作
值不值得投
76综合评分
综合评分 76
国产存储龙头核心技术岗，前沿技术栈与完整量产经验并重，WLB待确认
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.8万
比硬件工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1900 个在招 · 其中硬件工程 约 120 个
市场机会
选择面较广
合肥 · 硬件工程 · 约 150 个在招
职位详情
关于这个职位
负责存储芯片的DFX架构设计与DFT实现，涵盖MBIST、边界扫描及3D堆叠可测试性设计
通过优化测试方法与覆盖率提升良率，协同多部门完成量产测试支持与硅片调试，并探索前沿测试技术推动产品迭代
最低要求
教育背景与专业知识：本科或硕士及以上学历，微电子/集成电路/电子工程/计算机工程等相关专业
专业技能与资格：熟悉DFT方法学，包括Scan、ATPG、MBIST、JTAG、Boundary Scan，熟悉测试覆盖率模型
能使用EDA工具（Virtuoso、Finesim等）完成设计验证
行业与专业经验：3年以上DFT设计经验，具备存储芯片或DFT相关经验者优先
具备量产与ATE测试经验，熟悉Advantest或Teradyne测试平台
项目/任务成果：主导过至少一款芯片的DFT设计到量产导入的完整流程，具备基于fail data进行root cause分析的能力
其他要求：具有Debug与问题分析能力，熟悉silicon debug流程，能推动跨团队协作与问题闭环
工作职责
DFT架构设计与实现：主导DFT架构设计与实现，包括MBIST、Boundary Scan、Repair、链路测试，以及3D堆叠结构下的可测试性设计
测试覆盖率与良率优化：优化测试方法提升测试覆盖，分析fail log定位失效模式，推动良率提升并闭环问题
量产测试支持：协同测试团队完成Test pattern开发及测试时间优化，支持silicon bring-up、debug和量产导入
跨团队协作：与设计、工艺、封装、测试团队紧密合作，对齐测试需求并推动问题闭环
前沿测试方法研究：研究Low-power test、High-speed IO DFX、3D IC test等新技术，推动测试方法持续迭代
AI 洞察
优缺点分析
优点
- 聚焦存储芯片核心测试环节，技术壁垒高且行业需求稳定
- 参与从设计到量产的全流程，能快速积累芯片级实战经验
- 长鑫存储作为国内DRAM龙头，平台资源与技术积累雄厚
- 技术迭代快，需持续跟进3D IC、高速IO等前沿测试方法
- 适合具备扎实硬件/微电子基础、喜欢钻研底层测试技术且抗压能力强的求职者
缺点 / 挑战
- 需频繁跨部门协作，沟通与推进问题的压力较大
- 量产阶段调试节奏快，可能面临较高的工作强度与交付压力
角色解读
- 可向资深DFT专家或技术负责人方向发展，主导更先进制程/3D IC的测试方案
- 积累深厚后可转向测试架构师或芯片测试项目管理岗位
- 负责存储芯片的DFX架构设计与DFT实现，确保芯片可测试性与良率
- 分析测试失败数据，优化测试覆盖率与生产测试流程，推动良率提升
- 协同设计、工艺、封装等多部门，解决硅片调试与量产导入中的技术问题
- 精通DFT方法学与主流测试架构（如Scan、MBIST、Boundary Scan）
- 熟练使用EDA验证工具及ATE测试平台（如Advantest/Teradyne）
- 具备扎实的硅片调试与失效根因分析能力，熟悉量产导入流程
申请策略
- 提前了解长鑫存储的产品线与技术路线图，展现业务匹配度
- 准备1-2个完整的芯片调试与良率提升案例，重点说明个人贡献与问题解决思路
- 突出主导芯片DFT设计至量产导入的完整项目经验
- 量化测试覆盖率提升比例、良率改善数据或测试时间优化成果
- 明确列出熟悉的EDA工具、ATE平台及DFT架构细节
- 补充3D IC堆叠测试与低功耗测试的前沿知识
- 强化Python/C++脚本自动化测试与数据分析能力
- 深入理解存储芯片架构与先进制程工艺对测试的影响
面试指南
- 采用STAR法则结构化回答项目经历，突出个人在架构设计、问题定位与跨部门协同中的具体作用
- 针对技术难题，展示从现象观察、数据收集、假设验证到根因定位的系统化思维
- 结合行业趋势，阐述对新技术的理解及个人学习转化计划
- 请分享一个你主导的DFT设计到量产导入的完整项目，遇到的最大挑战是什么？
- 如何平衡测试覆盖率与测试成本/时间？
- 面对复杂的硅片失效现象，你的Debug流程和分析逻辑是怎样的？
- 如何看待3D IC或高速IO带来的测试新挑战？
- 复习DFT核心方法论与主流测试架构，梳理常用EDA工具操作逻辑
职位点评
薪资福利78
成长发展85
工作生活60
使命价值75
薪资福利
78中等
薪资处于合肥半导体行业中上水平，福利体系完善，但具体薪酬未披露，整体补偿性动机满足度较好
薪资信号未披露（AI估算：2.0千–3.5万/月）
成长发展
85较高
岗位涉及3D堆叠、高速IO等前沿测试技术，且要求主导完整量产流程，技能成长空间大
技术前沿前沿/新兴技术
技术栈DFT、MBIST、Boundary Scan、3D IC test、Advantest、Teradyne、EDA
业务类型profit_center
工作生活
60中等
芯片量产调试期通常节奏较快，JD未明确提及弹性工时或远程办公，WLB一般
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
国产存储芯片突破关键领域，岗位直接支撑核心产品研发与良率提升，具备较强的行业使命感
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs