Watch Jobs
CXMT logo
长鑫存储
DRAM电路设计工程师-DRAM Circuit Design Engineer(J14536)
立即应聘

DRAM电路设计工程师-DRAM Circuit Design Engineer(J14536)

发布于 大约 9 小时前

普通员工/个人贡献者

合肥市 / 上海市
高级经验
全职员工
仅现场办公
学历未注明
芯片设计
Asic
Cmos
Dram
Lpddr4
Virtuoso
Mix-Signal

AI 估算 · 30k–60k

资深芯片设计岗位，8年+经验，合肥上海薪资差异较大，综合市场水平估算，技能稀缺度高，月薪中位数约45k。

职位详情

关于这个职位

该职位负责先进工艺下DRAM存储器的电路设计与优化，包括全定制IP电路设计、仿真验证、版图监督及硅片调试支持

适合具有8年以上DRAM设计经验的资深工程师，需深入掌握数字/模拟电路和CMOS器件物理，熟练使用EDA工具

最低要求

years+ DRAM circuit design experience is a must requirement;

Deep knowledge and understanding of digital/analog circuits and CMOS device physics;
Familiar with EDA design tools such as Spectre, finesim, Hspice, Virtuoso, Calibre etc.;
Good team player and communication skills;
Good learning competency, self-motivated in a flexible and dynamic environment.

工作职责

Evaluate and optimize memory architecture and methodology in cutting-edge technology;

Design full custom circuits of IPs used in memory products;
Simulate, verify and analyze memory functionality and performance;
Oversee the layout and verification process includes floor-planning, placement& routing, DRC/LVS;
Provide support to Product Engineering for silicon debug.

优先资格

Experience in LPDDR4 DRAM product design and verification would be a plus;

Experience in mix-signal circuitry design and verification including circuitry implementation, timing analysis and optimization;
Experience in ASIC design background such as RTL coding, STA etc would be plus.

AI 洞察

优缺点分析

优点

  • 身处存储芯片先进工艺设计前沿，技术积累深厚，职业竞争力强
  • 国内DRAM领军企业，平台资源丰富，参与国产替代核心项目
  • 年+经验要求筛选出高水平同事，技术交流氛围浓厚
  • 工作强度可能较大，项目周期紧张，需要交付高质量设计
  • 技术壁垒高，需要持续学习最新工艺和工具
  • 合肥和上海两地办公可能涉及出差或地点选择
  • 适合具有深厚DRAM设计背景、追求技术深度和行业影响的资深工程师，愿意在半导体领域长期发展

缺点 / 挑战

暂无明显挑战项

角色解读

  • 向资深技术专家方向发展，主导下一代DRAM架构设计
  • 横向扩展至存储系统设计或片上系统(SOC)集成方向
  • 有机会转向技术管理岗位，带领设计团队
  • 评估并优化先进工艺下的存储器架构与设计方法，确保性能领先
  • 设计DRAM产品中IP模块的全定制电路，包括模拟和数字部分
  • 进行电路仿真验证，分析功能与性能，确保设计符合规格
  • 监督版图设计流程，包括布局规划、布线、DRC/LVS验证，并支持产品工程进行硅片调试
  • 年以上DRAM电路设计经验，精通数字/模拟电路和CMOS器件物理
  • 熟练使用EDA工具如Spectre、Hspice、Virtuoso、Calibre等
  • 具备混合信号电路设计经验，包括时序分析和优化
  • 良好的团队合作与沟通能力，以及快速学习能力

申请策略

  • 了解长鑫存储的产品线和技术路线，面试中展现对该公司的研究
  • 准备一个完整的DRAM设计案例，从架构到硅片调试的全流程
  • 突出8年+ DRAM电路设计的具体项目经验，尤其是流片成功的产品
  • 详细描述在LPDDR4或混合信号设计上的成果
  • 强调对EDA工具的熟练度，特别是Spectre、Calibre等
  • 展示团队合作和解决复杂问题的案例
  • 补充ASIC设计背景如RTL编码和STA，增加跨领域竞争力
  • 关注存储行业最新技术如HBM、GDDR等

面试指南

  • 使用STAR法则（情境、任务、行动、结果）回答项目经验类问题
  • 技术问题先梳理基本原理，再结合具体工具或案例说明
  • 对于开放性问题，展示逻辑思维和行业洞察
  • 请详细描述你参与过的DRAM电路设计项目，以及你在其中的具体贡献
  • 如何处理DRAM电路中的时序收敛问题？请举例
  • LPDDR4与DDR4在设计上有哪些关键区别？
  • 在版图设计中如何避免噪声耦合？
  • 你对先进工艺下存储器的挑战有什么看法？

职位点评

50
综合评分

技术前沿、薪资面议、现场办公，适合深耕存储芯片的资深设计师。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合追求技术深度和行业前景、对薪资和WLB妥协度较高的资深工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利50
成长发展75
工作生活40
使命价值60

薪资福利

50较低

JD未提及薪资福利，但资深芯片设计岗位通常薪酬具有竞争力，具体待面议。

薪资信号面议 (30K-60K/月)

成长发展

75中等

该职位技术深度高，前沿工艺，但JD未明确晋升通道，成长主要依赖技术积累。

技术前沿前沿/新兴技术
技术栈DRAM、CMOS、Spectre、Hspice、Virtuoso、Calibre、LPDDR4、Mix-signal
业务类型profit_center

工作生活

40较低

仅现场办公，未提及弹性工作或远程可能，工作地点合肥或上海，一般无特殊WLB强调。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

60中等

芯片国产化有一定社会价值，但JD未明确使命导向，行业前景较好。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs