CXMT logo
长鑫存储
DRAM测试分析专家-DRAM Test Analysis Expert(J18498)

DRAM测试分析专家-DRAM Test Analysis Expert(J18498)

发布于 大约 9 小时前

普通员工/个人贡献者

上海市
高级经验
全职员工
仅现场办公
硕士
测试开发
Advantest 93K
Ate
Dram
Emmi
Jedec
Jmp
Numpy
Obirch
Sem

AI 估算 · 40k–80k

DRAM测试专家岗位稀缺,要求8年以上经验,上海地区高端半导体人才薪资较高,长鑫存储为头部企业,综合评估月薪4-8万。

职位详情

关于这个职位

作为DRAM测试分析专家,你将负责核心存储单元与高速接口的测试方案设计、失效分析及良率提升

需要精通ATE测试程序开发(Advantest/Teradyne)和数据分析工具(JMP/Python),与产品、设计、工艺团队协作解决技术难题,推动产品从研发到量产的测试落地

最低要求

教育背景与专业知识:硕士或博士学历,微电子、电子工程、半导体物理、集成电路等相关专业,具备DRAM器件物理、存储单元工作原理、阵列架构、解码电路及核心操作时序的系统性知识

专业技能与资格:能使用高端ATE(如Advantest 93K、Teradyne UltraFLEX)完成DRAM测试程序开发,能使用JMP、Python(NumPy、Pandas、Matplotlib)、R等工具完成大规模测试数据的统计、分析与可视化,能指导使用EMMI、OBIRCH、SEM等工具进行失效定位与机理分析
行业与专业经验:8年以上在DRAM原厂或顶级半导体公司产品工程或测试开发部门的深度工作经验,其中至少5年以上专注于先进DRAM产品的测试程序开发、产品特性分析、良率提升或产品工程工作,对DRAM的各类失效模式拥有丰富的诊断与解决经验
项目/任务成果:有成功主导或作为核心成员完成至少两代先进DRAM产品从NPI到大规模量产的测试方案落地与良率爬坡全流程经验
其他要求:具有出色的技术项目自我驱动能力和高效的跨团队协同能力,有指导或培训他人解决复杂技术问题的经验,具有极致的技术钻研精神和强大的数据洞察力,能系统化解决问题并清晰精准地进行技术沟通

工作职责

核心技术攻关与失效分析:针对DRAM核心存储单元、外围电路及高速接口的性能、功能与可靠性挑战,主导深度测试方案设计,数据分析与失效根因追溯,重点攻克数据保持力、读写时序、刷新特性、功耗及信号完整性等核心难题

测试方案与程序开发:基于对DRAM架构与JEDEC标准的理解,主导开发晶圆级及成品测试的测试程序,优化测试算法、向量与条件,精准筛选缺陷并表征性能,实现测试效率与覆盖率的最优解
良率提升与特性建模:通过对测试大数据进行深度统计分析与建模,识别影响良率的关键参数与失效模式,与产品工程、设计、工艺团队协作,提出并验证有效的设计及工艺改进方案,驱动产品良率持续突破
跨领域协同与技术推进:作为测试分析的技术枢纽,将测试发现转化为清晰、可执行的设计规则优化建议或工艺参数调整方案,推动前沿测试方法在先进产品中的应用
技术规范与平台建设:参与制定与完善内部DRAM测试规范与技术标准,协助评估和引入先进测试与分析工具,持续提升团队的技术能力与效率

AI 洞察

优缺点分析

优点

  • 岗位技术壁垒高,涉及DRAM核心测试与良率提升,积累的经验具有长期价值
  • 长鑫存储是国产DRAM龙头,平台资源丰富,能够接触最先进的技术与产品
  • 薪资水平处于行业高端,且持续增长的存储市场带来稳定的职业前景
  • 技术复杂度高,需同时掌握器件物理、ATE编程、数据分析等多领域知识,学习曲线陡峭
  • 适合具有深厚DRAM背景、热爱技术钻研、能承受高强度工作的资深工程师,尤其适合希望在存储芯片领域成为顶级专家的技术人才

缺点 / 挑战

  • 工作强度可能较大,尤其在NPI和良率爬坡阶段需要处理紧急问题,加班或压力难免
  • 跨部门协作要求高,需与设计、工艺、产品工程等团队频繁沟通,挑战沟通能力

角色解读

  • 从测试专家向DRAM技术架构师或团队技术负责人发展,主导更复杂的产品测试策略
  • 横向转型至产品工程或设计部门,积累全流程经验,成为技术多面手
  • 随着国产存储芯片崛起,成为行业稀缺人才,获得更高薪资与影响力
  • 主导DRAM芯片的测试方案设计,针对存储单元、外围电路及高速接口进行性能、功能与可靠性验证
  • 利用ATE(Advantest/Teradyne)开发测试程序,优化测试算法与向量,提升测试效率与覆盖率
  • 对海量测试数据进行统计建模,识别关键失效参数,协同设计、工艺部门推动良率提升
  • 作为技术枢纽,将测试发现转化为设计规则优化建议,并参与内部测试规范建设
  • 精通DRAM器件物理、阵列架构及JEDEC标准,具备系统性知识
  • 熟练使用高端ATE(如Advantest 93K、Teradyne UltraFLEX)进行测试程序开发与调试
  • 掌握数据分析工具(JMP、Python、R),能进行大规模数据统计、可视化与建模
  • 熟悉失效定位分析(EMMI、OBIRCH、SEM)及IC设计/工艺基础知识

申请策略

  • 准备一个完整的技术案例,详细说明从测试方案设计到失效根因定位的全过程,展示系统化解决问题能力
  • 面试前了解长鑫存储的产品线(如DDR4/DDR5)和技术路线,表达对公司方向的认同
  • 重点突出DRAM测试项目经验,特别是ATE程序开发、良率提升和失效分析的具体案例
  • 量化成果:如将测试覆盖率提升X%,良率提高Y%,或主导NPI到量产的全流程经验
  • 强调掌握的技能组合:ATE机型、数据分析工具、失效分析设备,体现技术深度
  • 如果对数据分析不够精通,建议深入学习JMP或Python统计建模,准备相关项目案例
  • 了解先进DRAM工艺(如1α/1β nm)和高速接口(DDR5/LPDDR5)的测试挑战

面试指南

  • 对于技术问题,使用STAR法则:情境(Situation)、任务(Task)、行动(Action)、结果(Result),突出自身角色和量化成果
  • 对于方法论问题,先阐述理论框架(如失效分析流程),再结合具体实例说明
  • 对于协作问题,强调沟通策略和跨团队推动能力,体现技术领导力
  • 请描述一次您主导的DRAM测试方案设计,如何平衡测试覆盖率和效率?
  • 如何利用数据分析定位良率损失的根因?请举例说明
  • 解释JEDEC标准中tRCD、tCL等时序参数对DRAM性能的影响
  • 您如何处理ATE测试中的信号完整性(SI)问题?
  • 当测试发现异常失效模式时,您如何协调设计、工艺团队进行根因分析?

职位点评

70
综合评分

高薪前沿技术岗,技术成长空间大,但工作强度与灵活性有限。

从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。

更适合这类人
最适合追求技术深度与职业成长、对薪酬有高要求且能接受高强度工作的资深工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展80
工作生活50
使命价值70

薪资福利

75中等

该职位为高级技术岗位,薪资水平预计处于行业高位,但JD未明确薪酬与福利细节,补偿性动机满足程度较高。

薪资信号未披露(AI估算:40K-80K/月)

成长发展

80较高

职责涉及核心技术攻关、技术规范建设与前沿方法应用,有较强的成长空间,但JD未明确晋升通道或培训计划。

技术前沿主流现代技术
技术栈DRAM、JEDEC、ATE、Advantest、Teradyne、JMP、Python、EMMI、OBIRCH
业务类型profit_center

工作生活

50较低

仅现场办公,未提及弹性工作或WLB措施,上海工作通勤时间可能较长,生活化动机满足有限。

工作模式仅现场办公
办公地点未明确
加班情况未提及(无法判断)

使命价值

70中等

DRAM是存储芯片核心赛道,国产替代需求强烈,行业增长快,但职位本身社会影响力中性,意义感动机中等。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs