长鑫存储
薄膜工艺研发专家-Thin Film Process Development Expert(J21466)
薄膜工艺研发专家-Thin Film Process Development Expert(J21466)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公工艺工程
工艺工程
3D堆叠
Cvd
Doe实验设计
Ecp
Pvd
半导体制造
失效分析
工艺窗口
良率提升
值不值得投
71综合评分
综合评分 71
前沿半导体工艺研发、技术成长空间大、产业使命强，但需适应Fab现场办公与产线节奏
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
5.5万
比工艺工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1910 个在招 · 其中工艺工程 约 200 个
市场机会
选择面较广
合肥 · 工艺工程 · 约 190 个在招
职位详情
关于这个职位
本职位专注于半导体前段薄膜工艺（PVD/CVD/ECP）的开发、验证与参数调优
候选人将主导DOE实验设计与数据建模，固化可量产工艺窗口，并结合3D堆叠需求制定工艺方案
同时负责制程异常排查、良率提升、新技术导入及跨部门协同，最终搭建工艺知识库并输出标准化规范
最低要求
教育背景与专业知识：硕士及以上学历，微电子/物理/材料/化学工程等专业，具备扎实的薄膜沉积原理与半导体器件物理知识
专业技能与资格：能独立使用PVD、CVD及ECP相关设备完成工艺开发与参数优化，具备DOE实验设计与数据分析能力，能阅读英文技术文献与专利
行业与专业经验：10年以上半导体前段fab薄膜工艺经验，有PVD、CVD及ECP全流程开发经历，熟悉3D堆叠或封装薄膜工艺者优先
项目/任务成果：主导或作为核心技术成员完成至少2个薄膜工艺开发或良率改善项目，具备3D集成相关薄膜工艺开发与验证的交付案例
其他要求：具有系统性分析与跨部门沟通能力，能主动推动技术风险闭环与标准化建设，工作严谨细致，具备自驱学习与技术创新意识
工作职责
薄膜工艺开发与窗口构建： 主导PVD、CVD及ECP等薄膜工艺的开发与验证，结合3D堆叠及封装需求，制定满足膜厚均匀性、应力控制及电性能要求的工艺方案
DOE设计与参数优化： 主导薄膜工艺DOE实验设计，系统分析温度、压力、功率及气体流量等关键参数对膜层质量的影响，确定并固化可量产复现的工艺窗口
异常分析与良率提升： 主导薄膜制程中的异常排查与失效分析，协同整合团队定位根因并推动改善，持续提升工艺能力指数与产品良率
前沿技术导入： 主导新薄膜材料、新设备功能的评估与导入，推动技术升级与成本优化，输出工艺评估报告与标准作业规范
跨项目协同与经验沉淀： 协同研发、生产及设备团队完成跨模块技术对接，主导薄膜工艺知识库的搭建与迭代，提升团队整体技术效能
优先资格
熟悉3D堆叠或封装薄膜工艺者优先
AI 洞察
优缺点分析
优点
- 聚焦半导体核心制造工艺，技术壁垒高且行业需求稳定
- 参与3D堆叠等前沿技术落地，个人技术积累深厚
- 平台规模大，资源与设备支持充足
- 技术迭代快，需持续跟进国际最新工艺与设备动态
- 跨部门协同复杂，沟通成本高
- 适合拥有10年以上半导体前段工艺经验、追求技术深耕且能适应制造业节奏的资深工程师
缺点 / 挑战
- 半导体Fab环境工作强度较高，需应对产线异常与良率压力
角色解读
- 可向首席工艺专家（Principal Engineer）或技术总监方向发展
- 也可横向拓展至先进封装、3D集成或良率工程（YE）领域
- 长期可转型为半导体制造技术管理岗位
- 负责半导体前段薄膜工艺（PVD/CVD/ECP）的开发、验证与参数调优
- 主导DOE实验设计与数据建模，固化可量产工艺窗口
- 负责制程异常排查与失效分析，推动良率提升与技术标准化
- 精通薄膜沉积原理与半导体器件物理
- 熟练掌握PVD/CVD/ECP设备操作与DOE实验设计
- 具备扎实的数据分析与跨部门协同能力
- 能熟练阅读英文技术文献与专利
申请策略
- 提前了解长鑫存储的DRAM产品线布局与当前技术节点
- 准备1-2个完整的工艺开发或良率攻关案例，重点说明问题定位逻辑与闭环过程
- 突出主导的薄膜工艺开发项目数量、良率提升具体数据（如Cpk值、缺陷密度降低比例）
- 详细列出PVD/CVD/ECP设备型号及DOE实验设计方法
- 强化3D堆叠工艺与先进封装技术的学习
- 补充统计学软件（如Minitab/JMP）在DOE中的应用
- 提升英语技术文档的快速检索与翻译能力
面试指南
- 采用STAR法则（情境-任务-行动-结果）结构化回答
- 强调数据驱动决策（如使用统计工具分析参数敏感性）
- 突出跨部门协作机制与风险管控意识
- 用量化指标（良率提升%、成本节约额、周期缩短天数）证明成果
- 请分享一个你主导的薄膜工艺开发或良率改善案例，你是如何定位根因并解决问题的？
- 在DOE设计中，你如何平衡参数数量与实验成本？
- 面对产线突发异常，你的排查流程是什么？
- 如何确保新工艺从实验室到量产的平稳过渡？
职位点评
薪资福利75
成长发展85
工作生活45
使命价值70
薪资福利
75中等
薪资水平在合肥地区属行业中上，岗位本身具备较强的薪酬竞争力，补偿性动机满足度较好。
薪资信号未披露（AI估算：4.0千–7.0万/月）
成长发展
85较高
岗位深度参与3D堆叠与先进工艺开发，提供明确的技术进阶路径与知识库搭建机会，发展性动机高度契合。
技术前沿前沿/新兴技术
技术栈PVD、CVD、ECP、DOE、3D堆叠、失效分析
业务类型profit_center
工作生活
45较低
半导体Fab环境通常要求驻场办公，产线异常处理可能涉及弹性工时或加班，WLB相对受限。
工作模式未明确
办公地点工厂/生产基地
加班情况未提及（无法判断）
使命价值
70中等
投身国产DRAM核心工艺研发，具备显著的行业突破意义与国家战略价值，使命感较强。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs