Watch Jobs
CXMT logo
长鑫存储
数字电路设计中端主任工程师-Digital Middle End Staff Engineer(J19397)
立即应聘

数字电路设计中端主任工程师-Digital Middle End Staff Engineer(J19397)

发布于 大约 15 小时前

普通员工/个人贡献者

上海市 / 合肥市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Atpg
Dc
Dft
Eco
Pt
Sdc
Spyglass
Sta
Upf/Cpf

AI 估算 · 40k–70k

主任工程师级别，8年+经验，芯片行业一线城市，薪资竞争力强，中位数约55k/月。

职位详情

关于这个职位

该职位是芯片设计公司中端数字电路主任工程师，主要负责全芯片综合、STA时序收敛、DFT设计与ECO，并与前后端团队协同完成Signoff

需要8年以上经验，精通DC、PT等工具，适合资深数字IC后端或中端工程师

最低要求

教育背景与专业知识：微电子、电子工程或相关专业，硕士及以上学历

专业技能与资格：精通数字电路综合、SDC开发及LEC，能使用DC、PT、Spyglass、Family等工具与方法，熟悉UPF/CPF设计及相关功耗分析方法和工具，熟悉工艺库DK/PDK文件类型，能评估工艺库对PPA的影响
行业与专业经验：8年以上数字电路中端相关经验，至少独立负责2款全芯片综合芯片量产
项目/任务成果：主导过至少两款芯片从综合到STA signoff的完整中端流程，并成功量产
其他要求：熟悉先进工艺对Timing margin及OCV配置，能与前后端设计团队协同对高速电路进行STA时序收敛和signoff，能协同相关团队对静态/动态功耗进行分析并收敛

工作职责

综合与STA分析：主导模块或全芯片数字电路综合、SDC开发、STA分析及Timing风险解决，保障设计时序收敛

DFT设计与ECO：主导DFT部分scan chain插入及ATPG产生，参与ECO工作以支撑设计迭代
后端协同交付：与后端团队协作，交付综合后网表、SDC、UPF/CPF等相关文件，协同完成STA signoff、功耗分析signoff及DFT设计验证
时钟与功耗管理：与相关团队协作，合理设计clock/reset tree及功耗管理方案，优化Timing性能
工艺库评估与协作：与DK/PDK团队协作评估公司或第三方工艺库，推进公司自有逻辑工艺的开发与迭代

AI 洞察

优缺点分析

优点

  • 职位技术含量高，全面覆盖综合、STA、DFT、功耗等核心环节，技能积累扎实
  • 长鑫存储是DRAM大厂，平台稳定，项目规模大，能接触先进工艺
  • 主任工程师级别薪资优厚，且行业前景好，芯片国产化趋势下需求旺盛
  • 工作强度较大，芯片Signoff周期紧张，需解决复杂时序和功耗问题
  • 需要与前后端多团队紧密协作，沟通协调要求高
  • 技术更新快，需持续学习先进工艺和工具
  • 适合在数字电路中端有8年以上经验、追求技术深度、愿意在芯片大厂稳定发展的资深工程师

缺点 / 挑战

暂无明显挑战项

角色解读

  • 技术深耕：成为数字电路中端领域专家，主导更复杂芯片的时序与功耗优化
  • 横向发展：转向后端物理设计或前端设计，扩展全流程能力
  • 管理方向：晋升为技术主管或项目经理，带领团队完成芯片交付
  • 主导全芯片数字电路综合与STA时序分析，确保设计时序收敛
  • 负责DFT的scan chain插入和ATPG产生，参与ECO迭代
  • 与后端团队协作交付综合网表、SDC等文件，完成STA和功耗Signoff
  • 评估工艺库对PPA的影响，推进自有工艺开发
  • 精通数字电路综合、STA、DFT，熟练使用DC、PT、Spyglass等工具
  • 熟悉UPF/CPF低功耗设计方法和功耗分析工具
  • 掌握先进工艺Timing margin和OCV配置，具备高速电路时序收敛经验
  • 年以上中端经验，有至少2款全芯片量产经验

申请策略

  • 了解长鑫存储的存储芯片产品线，在面试中展现对DRAM工艺的理解
  • 准备一个完整的芯片中端流程案例，从综合到Signoff的难点与解决方案
  • 突出独立负责的全芯片综合和STA Signoff项目，写明芯片类型、工艺节点、量产情况
  • 详细描述在DFT、ECO、功耗分析中的具体贡献
  • 强调使用的工具（DC、PT、Spyglass等）和方法（UPF/CPF）
  • 如果缺乏先进工艺经验，可提前学习FinFET工艺下的OCV和Timing margin配置
  • 熟悉Python/Tcl脚本能提升自动化效率，是加分项

面试指南

  • 使用STAR法则：情景-任务-行动-结果，突出技术难点和个人贡献
  • 先阐述理论概念，再结合具体项目经验，展示深度
  • 请描述一次你主导全芯片STA收敛时遇到的挑战，以及如何解决的
  • 如何评估一个工艺库对PPA的影响？结合实例说明
  • 在DFT设计中，如何平衡测试覆盖率与面积开销？
  • 解释OCV的概念及在先进工艺下的配置方法
  • 你如何与后端团队协同完成时钟树和功耗方案？
  • 复习数字电路中端全流程，特别是STA、DFT和功耗分析的核心知识点

职位点评

68
综合评分

高薪、技术前沿、大厂平台，但工作强度大且灵活性低。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最看重薪资和技术成长、能接受较高工作强度的资深工程师。
表现最好
薪资福利
相对薄弱
工作生活
薪资福利80
成长发展75
工作生活40
使命价值70

薪资福利

80较高

薪资水平较高，主任工程师岗位提供有竞争力的薪酬和福利，但JD未明确具体数字。

薪资信号未披露（AI估算：40K-70K/月）

成长发展

75中等

技术前沿（先进工艺），技能成长性强，但JD未提及晋升通道。

技术前沿前沿/新兴技术
技术栈数字电路综合、STA、DFT、SDC、UPF/CPF、DC、PT、Spyglass、ATPG
业务类型profit_center

工作生活

40较低

仅现场办公，未提及WLB，芯片行业通常工作强度大。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

70中等

芯片国产化大背景下，存储芯片有战略意义，但JD未明确使命。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs