ASIC设计工程师-ASIC Design Engineer(J18097)

优缺点分析

角色解读

• 从资深设计工程师向技术专家或架构师方向发展，主导更复杂的芯片设计
• 有机会深入存储芯片核心技术领域，成为3D NAND、高速接口等细分方向的技术带头人
• 在长鑫存储这样的国产存储龙头平台，可参与突破性技术研发，积累行业稀缺经验
• 负责ASIC芯片的全流程设计，从架构定义到验证，覆盖RTL开发、综合、时序分析等环节
• 设计核心模块，包括NAND控制器、DDR/LPDDR控制器、高速接口电路（PAM4收发器、PHY）以及内部高速互联总线
• 与封装团队协同优化芯片布局和电源分配，确保3D NAND堆叠的散热和信号完整性
• 对接外部控制器和NAND Flash协议，实现数据同步、转换、校验及ECC纠错逻辑
• 精通数字集成电路设计流程，熟练使用RTL设计、综合、时序分析和形式验证工具
• 熟悉高速接口协议（PCIe、PAM4）和DDR/LPDDR控制器设计原理，了解TSV互连技术
• 具备NAND控制器或存储相关ASIC设计经验，了解信号完整性仿真工具（如Sigrity）
• 优秀的跨团队协作和问题解决能力，能与NAND、封装等团队高效沟通

申请策略

• 提前了解长鑫存储的产品线和在存储芯片领域的战略地位，在面试中表达对存储技术的热情
• 准备1-2个详细的项目故事，说明你如何解决复杂技术问题，体现问题解决能力
• 突出5年以上ASIC设计项目经历，重点展示主导或参与过的芯片类型和设计流程环节
• 详细描述在NAND控制器、DDR/LPDDR控制器或高速接口设计中的具体贡献和技术难点
• 提及熟悉的设计工具和协议，如Sigrity、PCIe、PAM4、TSV等，并用项目数据佐证
• 强调跨团队协作案例，如在封装协同、FPGA验证方面的合作经验
• 如果尚未掌握信号完整性仿真，可提前学习Sigrity或类似工具的基本操作和案例分析
• 了解3D NAND堆叠和TSV互连的最新动态，补充存储芯片架构知识

面试指南

• 用STAR法则：情境、任务、行动、结果，清晰描述项目经历，突出个人贡献
• 技术问题采用'原理-方法-案例'结构：先讲基础原理，再给解决方法，最后举实际数据或项目验证
• 协作类问题强调沟通机制、冲突解决和结果导向，体现团队精神
• 请介绍一个你主导的ASIC芯片设计项目，你在其中扮演的角色和遇到的挑战？
• 如何优化高速接口的时序收敛？你有哪些实际经验？
• 谈谈对NAND控制器的理解，ECC纠错是如何实现的？
• 在3D NAND堆叠中，如何平衡热分布与信号完整性？
• 你如何与封装、FPGA等团队协作，确保设计验证顺利？