长鑫存储
DRAM电路设计工程师-DRAM Circuit Design Engineer(J21562)
DRAM电路设计工程师-DRAM Circuit Design Engineer(J21562)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公半导体设备工程
半导体设备工程
Dram设计
Eda工具
Virtuoso
全定制电路
混合信号设计
版图验证
硅片调试
值不值得投
80综合评分
综合评分 80
高技术壁垒、强发展性、行业使命感强，但工作节奏可能较快的资深技术岗位
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
比半导体设备工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1960 个在招 · 其中半导体设备工程 约 150 个
市场机会
选择面较广
合肥 · 半导体设备工程 · 约 140 个在招
职位详情
关于这个职位
负责DRAM存储架构评估与全定制电路设计，涵盖从IP模块设计、仿真验证到版图管控的全流程
需使用主流EDA工具进行混合信号设计与性能优化，并提供硅片调试技术支持，确保产品满足规格要求并提升能效
最低要求
教育背景与专业知识：硕士及以上学历，微电子、集成电路或相关专业毕业，深入理解数字/模拟电路及CMOS器件物理
专业技能与资格：能使用Spectre、finesim、Hspice、Virtuoso、Calibre等EDA工具完成电路设计与仿真，具备混合信号电路设计与验证经验，包括电路实现、时序分析与优化
行业与专业经验：有存储器设计经验者优先，有DDR/LPDDR DRAM产品设计与验证经验者优先
项目/任务成果：主导或深度参与过至少一款存储芯片的全定制电路设计，包括从架构评估到版图验证的完整流程
有ASIC设计背景（如RTL编码、STA等）者优先
其他要求：具有良好的团队协作与沟通能力，学习能力强，能在灵活、动态的环境中保持自驱力
工作职责
存储架构评估与优化：评估并优化前沿技术中的存储架构与方法论，推动产品性能与效率提升
全定制电路设计：设计存储产品中IP模块的全定制电路，确保电路性能与功耗目标达成
功能与性能验证分析：对存储器的功能与性能进行仿真、验证与分析，确保设计满足规格要求
版图设计与验证管控：监督版图设计与验证流程，包括floor-planning、布局布线及物理验证
硅片调试支持：为产品工程团队提供硅片调试的技术支持，推动问题定位与解决
AI 洞察
优缺点分析
优点
- 处于国产存储芯片核心赛道，技术壁垒高，职业发展空间大
- 具备扎实微电子基础，追求技术深耕的资深工程师
缺点 / 挑战
- 工作强度较大，需应对严格的交付节点与技术攻关压力
角色解读
- 可向首席工程师、技术总监发展，或转向系统架构师角色
- 负责DRAM存储架构的评估与优化，提升产品性能
- 精通全定制电路设计，熟练掌握Spectre、Virtuoso等EDA工具
申请策略
- 了解长鑫存储产品线，展示对国产替代行业的认同感
- 突出DRAM/IP模块设计经验，列举具体EDA工具使用案例及项目成果
- 强化混合信号设计能力，关注最新存储架构趋势
面试指南
- 使用STAR法则描述项目背景、任务、行动与结果，强调技术细节与个人贡献
- 请分享一个你主导的DRAM IP设计项目，遇到的最大挑战及解决方案
- 如何平衡电路性能与功耗？
- 熟悉哪些EDA工具及其优缺点？
- 复习CMOS器件物理、混合信号电路原理，准备具体项目案例
职位点评
薪资福利85
成长发展90
工作生活60
使命价值80
薪资福利
85较高
作为超大型C轮后企业，提供具有竞争力的薪酬和完善的福利体系，符合市场对资深技术人才的预期。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
90较高
涉及前沿存储架构与全定制设计，技术含量高，能提供深度的专业技能成长机会。
技术前沿前沿/新兴技术
技术栈DRAM、全定制电路、Spectre、Virtuoso、Calibre、混合信号设计
业务类型profit_center
工作生活
60中等
半导体行业通常节奏较快，虽未明确提及加班文化，但项目制工作性质可能带来一定压力。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
投身国产存储芯片自主研发，具有显著的行业战略意义和社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs