长鑫存储
设计可靠性工程师-Design for Reliability Enginner(J21483)
设计可靠性工程师-Design for Reliability Enginner(J21483)
发布于 1 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Dfmea
Dfr
Dram
半导体
可靠性设计
失效分析
微电子
电路分析
老化仿真
值不值得投
76综合评分
综合评分 76
核心半导体研发岗、技术成长空间大、国产替代使命强，WLB一般需做好抗压准备。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
比硬件工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1930 个在招 · 其中硬件工程 约 120 个
市场机会
选择面较广
合肥 · 硬件工程 · 约 150 个在招
职位详情
关于这个职位
该职位主要负责DRAM芯片的可靠性设计与评估工作
需拆解电路可靠性需求并制定相关设计规范，基于老化模型进行电路仿真与退化机理研究，驱动产线工艺改善
同时统筹产品可靠性项目的失效分析，建立并完善DFR规范与DFMEA文档，完成从器件到产品的多层级可靠性关联研究，以保障芯片量产质量与长期稳定性
最低要求
教育背景与专业知识：本科及以上学历，微电子、半导体、物理类相关专业毕业
行业与专业经验：3年及以上器件、可靠性、设计或Product工作经验，具备良好的器件、可靠性、电路或产品基础
专业技能与资格：具备DFR、电路分析或电性失效分析相关经验者优先
项目/任务成果：主导或深度参与过至少一款芯片的可靠性评估与优化项目，并产出DFR规范或失效分析报告
其他要求：具有较强分析能力，能独立完成老化仿真与失效分析，并推动改善方案落地
工作职责
可靠性需求拆解与规范制定：拆解DRAM电路对器件可靠性的需求，制定可靠性相关的design rule和spec
老化仿真与机理分析：基于aging model/ECR rule进行电路的可靠性老化仿真，分析研究相关degradation机理，驱动产线可靠性部门改善工艺
产品可靠性失效分析：统筹BI/HTOL等产品可靠性项目的失效分析，分析电路失效机理，提供改善建议并推动闭环
知识沉淀与DFMEA：调研总结DRAM可靠性关键电路、相关失效机理和改进方案，形成lesson learn和DFMEA文档
DFR规范建立与完善：建立并完善DRAM相关的DFR规范，推动可靠性设计标准化
多层级关联研究：研究并建立从器件到电路再到产品的可靠性关联，发布相关技术和学术成果
优先资格
具备DFR、电路分析或电性失效分析相关经验者优先
AI 洞察
优缺点分析
优点
- 深耕DRAM核心赛道，技术壁垒高且行业需求稳定
- 接触从器件到产品的全链路可靠性数据，技术积累深厚
- 头部半导体企业平台，培训体系与项目资源完善
- 可靠性问题排查复杂度高，需跨部门协调产线与设计团队推动改善
- 高压环境下需保证芯片长期稳定性指标，容错率低
- 技术迭代快，需持续跟进新工艺与新失效机理
- 适合具备扎实半导体物理与电路分析基础，喜欢钻研底层失效机理，且具备较强跨部门沟通与项目推进能力的工程技术人才
缺点 / 挑战
暂无明显挑战项
角色解读
- 可向资深可靠性专家、DFR技术负责人发展
- 也可横向拓展至芯片设计验证、产品可靠性管理或良率提升方向，未来可成长为技术总监或研发管理者
- 负责DRAM芯片可靠性需求的拆解与设计规范的制定
- 通过老化仿真与失效分析（如BI/HTOL）研究器件退化机理
- 建立DFR规范与DFMEA文档，推动设计标准化与工艺改善闭环
- 掌握微电子/半导体物理基础，熟悉DRAM架构与电路特性
- 精通可靠性测试标准与失效分析工具
- 具备DFR规范制定、DFMEA分析及老化仿真建模能力
申请策略
- 提前了解长鑫存储DRAM产品路线与行业竞争格局
- 准备1-2个完整的失效分析案例，重点展示问题定位逻辑与跨部门协同解决过程
- 突出主导的芯片可靠性评估项目，量化DFR规范输出量或失效分析闭环率
- 详细列出掌握的仿真工具、失效分析设备及DFMEA实战经验
- 强化JEDEC可靠性标准学习，补充Python/MATLAB用于自动化数据分析与仿真建模
- 深入理解DRAM架构演进与新型存储介质可靠性特征
面试指南
- 采用STAR法则结构化回答
- 针对技术问题，先阐述分析逻辑与工具使用，再说明数据验证方法，最后强调闭环管理与预防措施
- 跨部门协作问题侧重沟通机制与利益对齐
- 请分享一个你主导的芯片可靠性失效分析案例，你是如何定位根本原因并推动改善落地的？
- 在老化仿真中，如何处理模型参数与实际测试数据的偏差？
- 面对产线工艺波动导致的可靠性风险，你会如何与设计/工艺团队协同制定应对方案？
- 复习JEDEC可靠性测试标准与常见失效机理（如HCI、TDDB、EM等）
- 梳理过往项目中DFR规范制定的具体流程与难点
职位点评
薪资福利78
成长发展85
工作生活60
使命价值75
薪资福利
78中等
半导体研发岗位薪酬具备市场竞争力，福利体系完善，整体补偿性动机满足度较高。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
85较高
岗位聚焦DRAM前沿可靠性技术与DFR规范建设，技术成长空间大，内部培训与项目历练机会丰富。
技术前沿前沿/新兴技术
技术栈DRAM、DFR、失效分析、老化仿真、DFMEA
业务类型profit_center
工作生活
60中等
半导体研发岗位通常需配合产线节奏与项目节点，工作强度中等偏上；JD未明确弹性办公安排，通勤与WLB需视具体园区而定。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
国产DRAM核心技术研发岗位，对突破存储芯片关键技术具有显著产业价值，使命感较强。
行业发展稳定成熟行业
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs