
长鑫存储
封装开发工程师(BLR)-Package Development Engineer(J20103)
封装开发工程师(BLR)-Package Development Engineer(J20103)
发布于 大约 14 小时前普通员工/个人贡献者
上海市 / 合肥市
中级经验
全职员工
仅现场办公
本科
工艺工程
Blr
Emc
Pcb
Smt
基板
失效分析
封装设计
数据分析
Cte设计
AI 估算 · 15k–30k
半导体封装行业经验要求高,技能稀缺,上海/合肥薪资水平中等偏上,14薪较常见。
职位详情
关于这个职位
该职位主要负责存储器封装结构设计,确保满足板级可靠性要求
你需要主导BLR设计、引入高可靠性技术、进行失效分析并推动方案改进,同时追踪材料趋势并跨部门协同
适合有3年以上封装经验、熟悉SMT工艺和CTE设计的工程师
最低要求
教育背景与专业知识:本科及以上学历,微电子学与集成电路、材料科学、机械工程或相关专业
专业技能与资格:熟悉SMT工艺(包括温度固化、材料及设备),能进行复合CTE设计与计算,具备BLR失效分析经验,具有强大的数据分析与报告能力
行业与专业经验:具有3年以上封装组装或相关经验,具备Memory和Memory BLR设计经验者优先,有项目管理及整合经验者优先
项目/任务成果:主导或深度参与过至少2款存储产品的封装可靠性评估项目,成功解决BLR相关问题并推动优化
其他要求:具有团队协作能力,有金属材料及结构仿真背景者优先
工作职责
封装结构BLR设计: 主导Memory封装结构设计,确保封装满足板级可靠性(BLR)要求,包括封装复合CTE设计以实现与PCB的热匹配
高可靠性技术导入: 引入高可靠性焊球及SMT技术,提升产品板级可靠性性能
失效分析与方案改进: 产品失效分析,定位封装级失效根因并提供相应改进方案,管理并更新BLR设计指南
材料趋势追踪: 追踪关键材料(EMC、焊球、基板、PCB)市场趋势,推动板级可靠性方案的持续优化
跨部门协同攻关: 协调跨部门技术专家,推动新产品板级可靠性性能的提升与验证
AI 洞察
优缺点分析
优点
- 聚焦存储器封装,行业需求旺盛,技术深度高,积累核心可靠性经验
- 涉及跨部门协作,能锻炼项目管理与沟通能力
- 对SMT和CTE设计等专业要求高,学习曲线较陡
- 失效分析工作可能面临高压,需快速定位问题
- 需同时关注多地(上海/合肥),可能涉及出差或调动
- 适合有3年以上封装经验、擅长可靠性分析、希望在存储器领域深耕的工程师
缺点 / 挑战
- 长鑫存储为国内存储芯片龙头,平台资源丰富,项目挑战性强
角色解读
- 可向封装技术专家或项目负责人方向发展,主导更复杂的可靠性方案
- 积累经验后有机会转为技术管理岗位,如封装设计团队leader
- 也可横向扩展至半导体制造或工艺整合等相邻领域
- 负责存储产品的封装结构设计,确保板级可靠性(BLR)达标,包括复合CTE设计
- 引入高可靠性焊球和SMT工艺,提升产品可靠性并解决失效问题
- 追踪封装材料市场趋势,协同跨部门团队推动可靠性方案优化
- 精通SMT工艺、CTE设计与计算,具备BLR失效分析能力
- 熟悉Memory封装设计,有3年以上封装组装经验
- 强大的数据分析和报告能力,以及跨部门协作经验
申请策略
- 申请时关注长鑫存储的存储产品线,展现对行业了解
- 准备1-2个完整的BLR失效分析案例说明
- 突出封装可靠性项目经验,尤其BLR相关成果
- 详细描述SMT工艺、CTE设计计算和失效分析案例
- 体现跨部门协作和项目推动能力
- 补充Memory封装设计方面的知识,了解最新材料趋势
- 加强数据分析工具(如JMP、Minitab)的使用能力
面试指南
- 用STAR法则(情境-任务-行动-结果)结构化描述项目经验
- 技术问题先阐述原理,再结合具体参数或案例
- 请描述一个你主导的BLR失效分析案例,包括根因和解决方案
- 如何进行复合CTE设计以保证板级可靠性?
- SMT工艺中的关键参数如何影响焊接质量?
- Memory封装与逻辑封装在可靠性设计上有何不同?
- 你如何评估一种新材料的板级可靠性表现?
- 复习SMT工艺、CTE计算、失效分析基础
职位点评
65
综合评分
技术前沿的存储器封装开发岗,薪资中等,成长性好但WLB不明确。
从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。
更适合这类人
适合注重技术成长、能够接受现场办公的封装工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展75
工作生活50
使命价值70
薪资福利
65中等
薪资水平预计中等偏上(15-30K/月),有14薪,但JD未提及具体福利,补偿性动机满足程度一般。
薪资信号未披露(AI估算:15K-30K/月)
成长发展
75中等
技术方向前沿(Memory封装、BLR),涉及多种新材料和工艺,成长性较好,但JD未明确晋升通道。
技术前沿主流现代技术
技术栈封装设计、BLR、SMT、CTE、EMC、失效分析
业务类型ambiguous
工作生活
50较低
仅现场办公,无远程或弹性信息,工作地点可选上海或合肥,但未提及WLB措施,生活化动机满足有限。
工作模式仅现场办公
办公地点未明确
加班情况未提及(无法判断)
使命价值
70中等
存储器封装是半导体核心环节,行业前景好,但JD未强调社会使命,意义感中等。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
2027校招-产品工程师/Product Engineer
德州仪器 · 成都市AI 估算 · 8k-15k2027校招-工艺工程师/Process Engineer
德州仪器 · 成都市AI 估算 · 12k-20kLead Manufacturing Engineer
史塞克 · 苏州市AI 估算 · 20k-35kPrincipal Medium Voltage (MV) Power MOSFET Process Integration Engineer
瑞萨电子 · Hsinchu City, TaiwanAI 估算 · 20k-35k工艺研发副经理
卓胜微 · 无锡市AI 估算 · 30k-50k
Watch Jobs