长鑫存储
产品可靠性工程师 - Product Reliability Engineer(J21517)
产品可靠性工程师 - Product Reliability Engineer(J21517)
发布于 1 天前普通员工/个人贡献者
全职员工仅现场办公工艺工程
工艺工程
Doe
Hast
Htol
Jedec标准
Spc
可靠性测试
失效分析
客户审核
晶圆制造
值不值得投
71综合评分
综合评分 71
头部存储大厂技术岗，聚焦前沿可靠性分析与失效攻关，成长路径清晰，薪资福利待确认。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.4万
比工艺工程中位数高
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
约 1940 个在招 · 其中工艺工程 约 210 个
市场机会
选择面较广
合肥 · 工艺工程 · 约 200 个在招
职位详情
关于这个职位
负责制定并执行半导体产品的可靠性验证计划与测试方案，通过数据统计与失效分析定位根因，推动工艺与设计优化
同时对接客户可靠性需求，参与新产品导入评估，确保量产产品符合行业标准与客户认证要求
最低要求
本科及以上学历，微电子、半导体物理、材料、可靠性工程等相关专业
熟悉半导体产品可靠性基础理论，掌握 JEDEC 标准，了解 HTOL、TC、HAST、ESD 等常规可靠性测试项目
具备可靠性试验方案设计、数据统计分析能力，能够独立撰写可靠性评估报告
了解基础失效分析手段，能够理解失效现象，协同定位失效根因
良好跨部门沟通能力，可联动工艺、研发、品质团队推进可靠性改善项目
工作职责
根据产品类型、应用场景及规范要求，制定产品可靠性验证计划、测试方案与判定标准，涵盖 HTOL、HAST、TC、THB、ESD、Latch-up 等可靠性试验
负责可靠性样品流转、测试执行、数据收集与统计分析，输出可靠性测试报告，评估产品失效风险，给出产品放行建议
针对可靠性失效样品开展失效分析，定位失效机理，区分工艺、设计、封装等根因，推动相关团队制定改善对策并跟踪验证闭环
建立并维护产品可靠性规范、测试 SOP，跟踪可靠性指标，持续监控量产产品可靠性水平，识别可靠性漂移风险，提前预警
对接客户可靠性需求，答复客户可靠性相关问题，准备可靠性资料、报告，支撑客户审核与产品认证
参与新工艺、新产品 NPI 阶段可靠性评估，开展失效机理预研，评估工艺变更、材料变更对产品可靠性带来的影响，完成变更验证
跟踪半导体行业可靠性标准（JEDEC 等），持续优化可靠性测试方案与评估体系，沉淀失效案例知识库
优先资格
晶圆制造 / 特色工艺 / 存储 FAB 可靠性工作经验优先
熟悉失效分析设备：SEM、FIB、OBIRCH 等
掌握 Minitab/JMP，熟悉 DOE、SPC 统计工具
有直接对接客户、客户审核应对经验
熟悉器件物理，理解工艺缺陷对器件可靠性的影响
AI 洞察
优缺点分析
优点
- 依托头部存储芯片企业平台，接触先进制程与核心产品线，技术积累深厚
- 工作内容覆盖测试设计、数据分析到客户认证全链路，业务价值直观且不可替代性强
- 半导体国产替代背景下，可靠性人才需求旺盛，职业稳定性与行业前景广阔
- 技术迭代快，需持续跟踪JEDEC标准更新与新型失效机理，学习成本高
- 适合具备扎实半导体理论基础、喜欢用数据驱动问题解决、抗压能力强且乐于跨团队协作的技术型人才
缺点 / 挑战
- 需频繁对接产线、研发与客户，跨部门协调压力大，项目推进节奏快
- 失效分析往往伴随紧急客诉或良率瓶颈，需在高压下快速定位根因并输出对策
角色解读
- 向资深可靠性专家或失效分析专家方向发展，主导复杂产品可靠性体系建设
- 转向产品良率提升、工艺整合或质量工程管理（QE）等综合管理岗位
- 深入半导体存储领域，成为连接研发、制造与客户认证的核心技术桥梁
- 制定半导体产品可靠性测试计划与判定标准，执行HTOL、HAST等环境应力测试
- 收集测试数据并进行统计分析，输出可靠性报告，评估产品失效风险并提出放行建议
- 开展失效样品分析，定位工艺、设计或封装根因，推动跨团队制定改善对策并闭环验证
- 熟练掌握JEDEC可靠性标准及HTOL、TC、HAST、ESD等常规测试项目
- 具备扎实的失效分析基础，能理解失效现象并协同定位根本原因
- 熟练使用Minitab/JMP等统计工具，掌握DOE、SPC数据分析方法
- 优秀的跨部门沟通协调能力，能有效联动工艺、研发与品质团队
申请策略
- 提前研究长鑫存储的产品线与技术路线，面试时展现对存储芯片可靠性挑战的理解
- 准备1-2个完整的失效分析案例，清晰阐述从现象观察到根因定位再到对策验证的逻辑链
- 突出独立完成可靠性测试方案设计、数据统计分析及报告撰写的具体项目经历
- 详细列出掌握的失效分析设备（SEM/FIB等）与统计工具（Minitab/JMP/DOE/SPC）
- 量化展示在降低失效风险、缩短测试周期或成功通过客户审核方面的成果
- 系统复习JEDEC标准文档，强化HTOL、HAST、TC等测试原理与判据记忆
- 补充DOE实验设计与SPC过程控制的实际应用案例，提升数据建模能力
- 了解主流存储器件（DRAM/NAND）的物理结构与常见失效模式
面试指南
- 采用STAR法则（情境-任务-行动-结果）结构化回答，重点突出数据依据与逻辑推导过程
- 遵循“现象观察→假设提出→实验验证→根因确认→对策实施→效果追踪”的失效分析闭环逻辑
- 强调以客户利益与公司长期信誉为导向，平衡短期交付压力与长期质量底线
- 请描述一次你主导的可靠性测试项目，你是如何设计测试方案并确定样本量的？
- 当测试数据出现异常波动或早期失效时，你的失效分析思路是什么？
- 如果客户审核发现某项可靠性指标不达标，但产线进度紧迫，你会如何协调处理？
- 请举例说明你如何利用SPC或DOE工具优化了某个测试流程或提升了良率
- 重温JEDEC JESD系列标准中关于HTOL、HAST、TC等测试的具体参数要求与接受准则
职位点评
薪资福利65
成长发展85
工作生活60
使命价值75
薪资福利
65中等
JD未明确披露薪资与福利细节，但长鑫存储作为超大型半导体企业，通常提供具备市场竞争力的薪酬与完善保障，整体满足度中等偏上。
薪资信号未披露（AI估算：1.8千–3.0万/月）
成长发展
85较高
岗位深度参与NPI导入、失效机理预研与客户认证，技术栈覆盖前沿存储工艺与先进分析设备，内部知识沉淀机制完善，技能成长空间大。
技术前沿前沿/新兴技术
技术栈JEDEC、HTOL、HAST、TC、SEM、FIB、OBIRCH、Minitab、JMP、DOE、SPC
成长机会沉淀失效案例知识库
业务类型profit_center
工作生活
60中等
JD未明确说明办公模式与工时安排，半导体制造与测试环节通常需驻场跟进，工作节奏受项目节点与客户审核影响，WLB存在一定不确定性。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
存储芯片属于国家战略性新兴产业，岗位直接支撑国产替代与高端芯片质量突破，具有显著的行业战略价值与社会意义。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs