Watch Jobs
CXMT logo
长鑫存储
ESD设计专家-ESD design expert(J19906)
立即应聘

ESD设计专家-ESD design expert(J19906)

发布于 大约 7 小时前

普通员工/个人贡献者

上海市 / 合肥市
专家级经验
全职员工
仅现场办公
硕士
硬件工程
Cdm
Drc
Esd
Fib
Ggnmos
Lvs
Mm
Perc
Scr

AI 估算 · 35k–55k

高级ESD设计专家，半导体核心岗位，技能稀缺，市场薪资较高，参考一线城市资深专家水平。

职位详情

关于这个职位

该职位是长鑫存储的ESD设计专家，负责芯片级ESD防护的全流程设计与技术攻关

你将主导ESD器件设计、仿真、版图及验证，解决复杂的可靠性问题，并建设公司级ESD设计体系
岗位需要深厚的半导体器件物理知识和8年以上经验，是半导体芯片设计中的核心稀缺岗位

最低要求

教育背景与专业知识：微电子、电子工程、半导体物理等相关专业，硕士及以上学历

专业技能与资格：精通半导体器件物理、工艺制程及可靠性机理，能使用SPICE/TCAD完成器件与电路仿真，具备定制化版图设计与可靠性测试规划（TLP等）能力，能应用FIB、TEM等工具进行失效分析
行业与专业经验：8年以上集成电路ESD防护设计经验，拥有先进工艺节点产品成功流片经验
项目/任务成果：主导过至少一款先进工艺节点的全芯片ESD防护方案设计，并成功流片，具备多项目、多工艺平台ESD IP开发与管理的项目成果
其他要求：具有卓越的技术洞察力和复杂问题解决能力，优秀的跨部门沟通协作能力以及培养和带领团队的热情

工作职责

全流程技术设计与开发：主导从底层ESD器件（如GGNMOS、SCR）的物理设计、TCAD仿真与参数化单元开发，到工艺测试结构设计、ESD标准单元库建设，最终实现全芯片防护网络规划、设计规则定制及物理验证（DRC/LVS/PERC）的全流程工作

设计体系建设与IP管理：主导建立、优化并维护公司级的ESD设计流程、防护设计规范及技术标准，开发可复用的ESD IP库（含高压、高速等特殊防护结构），并开发配套的EDA自动化脚本（如使用Python/SKILL）以提升设计集成与验证效率
深度技术攻关与失效分析：主导解决产品开发中遇到的重大ESD、EOS、Latch-up可靠性问题，运用FIB、TEM等分析工具进行失效定位，深入分析根因并提供从器件结构优化、电路调整到版图改进的有效解决方案，同时制定覆盖芯片级（CDM/MM）和系统级的全面ESD测试与验证方案
团队领导与客户技术协同：主导ESD技术团队的构建、技术指导与能力建设，推动知识沉淀与传承，作为技术接口为内外部客户提供高级别ESD技术支持，包含设计评审、失效分析报告解读、防护方案定制及技术培训

优先资格

熟悉Logic、BCD、RF等技术平台者优先

AI 洞察

优缺点分析

优点

  • 半导体行业核心岗位，技术深度高，稀缺性强，职业发展空间大
  • 长鑫存储作为国内存储芯片龙头，平台资源丰富，能接触先进工艺节点
  • 薪资水平高，通常包含股权激励等长期回报
  • 技术门槛极高，需要多年积累，入门困难
  • 行业竞争激烈，需持续跟踪最新工艺与ESD标准
  • 适合有8年以上ESD设计经验、热爱技术钻研、愿意深耕半导体物理与可靠性领域的资深工程师

缺点 / 挑战

  • 芯片流片周期长，问题定位压力大，需要较强的抗压能力

角色解读

  • 技术路线：从ESD设计专家向首席ESD科学家发展，成为公司级技术权威
  • 管理路线：带领ESD团队，晋升为技术经理或部门负责人，统筹多个项目的防护方案
  • 行业横向：可向芯片设计公司、EDA工具厂商或半导体设备材料公司的高级技术岗位转型
  • 主导ESD器件（如GGNMOS、SCR）的物理设计与TCAD仿真，开发参数化单元与ESD标准单元库
  • 规划全芯片ESD防护网络，制定设计规则并完成DRC/LVS/PERC物理验证
  • 解决芯片开发中的ESD、EOS、Latch-up可靠性问题，利用FIB、TEM进行失效分析并提供改进方案
  • 建设ESD设计流程与IP库，开发Python/SKILL脚本提升自动化效率，并指导技术团队
  • 精通半导体器件物理、工艺制程及可靠性机理，能使用SPICE/TCAD进行器件与电路仿真
  • 具备定制化版图设计与可靠性测试规划（如TLP）能力，能应用FIB、TEM进行失效分析
  • 熟悉先进工艺节点（如Logic、BCD、RF）的ESD设计，有成功流片经验
  • 具备EDA自动化脚本开发能力（Python/SKILL）和跨部门沟通协作能力

申请策略

  • 主动研究长鑫存储的产品线（如DRAM），在面试中展示对其ESD防护挑战的理解
  • 准备2-3个失败案例及改进过程，体现复杂问题解决能力
  • 重点突出主导的全芯片ESD防护项目，包括工艺节点、流片结果和解决的问题
  • 详细描述TCAD/SPICE仿真、版图设计、失效分析的具体案例和成果
  • 展示ESD IP开发、设计流程建设或自动化脚本方面的贡献
  • 如有专利或行业论文，务必列出，体现技术深度
  • 补充先进工艺（如3nm、BCD）的ESD知识，了解最新ESD标准（如IEC 61000-4-2）
  • 提升EDA自动化脚本能力，尤其是Python和SKILL，可自学相关课程

面试指南

  • 项目案例类：背景→难点→方案→结果→量化指标
  • 技术原理类：概念→关键参数→仿真/实验方法→与工艺关联
  • 问题排查类：现象→假设→分析工具→定位→改进→验证
  • 请描述你主导的一个全芯片ESD防护方案的设计流程和关键决策
  • 如何用TCAD模拟一个GGNMOS的触发电压和维持电压？
  • 当芯片出现Latch-up问题时，你会如何定位根因？请举例
  • ESD设计规则中，DRC和PERC分别检查什么？如何制定它们？
  • 你如何评估一个ESD防护结构在先进工艺下的可靠性？

职位点评

72
综合评分

半导体核心专家岗，技术前沿薪资高，但工作强度大且WLB一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最适合重视技术成长、薪资回报和发展空间的资深技术专家，对工作生活平衡要求不高。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活40
使命价值75

薪资福利

80较高

该职位为高级专家岗，薪资预计处于行业偏高水平，但JD未明确薪资与福利，需面议确认。

薪资信号未披露（AI估算：35K-55K/月）

成长发展

85较高

技术前沿（先进工艺ESD），有IP库建设与团队领导机会，成长路径清晰，但JD未明确晋升机制。

技术前沿前沿/新兴技术
技术栈ESD、TCAD、SPICE、GGNMOS、SCR、CDM、MM、TLP、FIB、TEM、DRC、LVS、PERC、Python、SKILL
业务类型profit_center

工作生活

40较低

仅现场办公，未提及弹性工作，半导体行业通常加班较多，工作强度可能较大。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

75中等

半导体行业高速增长，芯片国产替代使命强烈，但JD未强调社会价值，整体中性偏积极。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs