Synthesis&STA综合设计专家(J14413)

优缺点分析

角色解读

• 向芯片设计全流程专家发展，深入掌握前端到后端的完整技能链
• 可转向芯片架构师或技术管理岗位，带领团队完成复杂芯片项目
• 在半导体行业前景广阔，尤其存储芯片领域，可成为资深技术专家
• 负责芯片综合和静态时序分析（STA）环境的搭建，制定时序签核标准与流程
• 编写时序约束脚本，进行多层次时序约束划分与交付，确保时序收敛
• 参与芯片架构设计，评估面积、性能、功耗，并协助低功耗设计与检查
• 协同物理设计团队解决PR阶段的时序问题，推动芯片成功流片
• 精通Synthesis和STA流程及相关工具，能独立编写综合和时序约束脚本
• 熟练掌握Verilog、Perl、TCL等设计和脚本语言
• 熟悉低功耗设计流程，能编写UPF/CPF脚本并进行低功耗检查
• 具备28nm及以下工艺节点的芯片量产经验优先

申请策略

• 了解长江存储的3D NAND技术方向和产品线，在面试中展示对存储芯片的理解
• 突出综合和STA项目经验，尤其是28nm以下量产项目的时序收敛案例
• 强调低功耗设计和UPF/CPF脚本编写能力，以及使用的工具如Formality、MVRC
• 列出掌握的脚本语言（Perl、TCL）和设计语言（Verilog），体现自动化能力
• 加强先进工艺节点（如7nm、5nm）下的时序收敛和低功耗设计方法
• 学习业界最新的STA工具和脚本优化技巧，提升效率

面试指南

• 采用STAR方法：描述情境、任务、行动和结果，突出技术细节和团队协作
• 强调逻辑思维：从问题定位、分析原因、提出方案到验证效果
• 展示学习能力：提及如何跟进新工艺或新工具
• 请描述你如何解决一个复杂的时序违例问题
• 如何编写和验证UPF文件进行低功耗设计？
• 在不同工艺节点下，STA的signoff标准有哪些差异？
• 你如何协调前后端团队解决PR阶段的时序问题？
• 请举例说明你如何优化综合脚本以提高时序质量