长江存储
研发Etch工艺工程师(J14240)
研发Etch工艺工程师(J14240)
发布于 大约 1 小时前普通员工/个人贡献者
武汉市
中级经验
全职员工
仅现场办公
本科
生产制造
12寸晶圆
Beol
Cmos
Etch
Feol
半导体工艺
存储芯片
工艺开发
干法刻蚀
AI 估算 · 12k–20k
半导体工艺工程师2年经验，武汉地区薪资中等偏上，考虑行业景气度和公司规模。
职位详情
关于这个职位
该职位主要负责12寸晶圆厂中XGS Array、CMOS FEOL/BEOL以及Tool DYH的干法刻蚀工艺开发，是半导体制造中关键环节的研发岗位
适合有2年以上干法刻蚀经验、希望深入参与存储芯片工艺开发的工程师
最低要求
本科及以上学历，具备2年及以上12寸干法刻蚀经验
工作职责
负责XGS Array/ CMOS FEOL/BEOL 以及Tool DYH 干法刻蚀工艺开发
AI 洞察
优缺点分析
优点
- 长江存储是国内存储芯片龙头，平台技术领先，项目资源丰富
- 干法刻蚀是半导体核心工艺，掌握后可积累高含金量经验
- 武汉光谷半导体产业集聚，发展前景好，跳槽选择多
- 半导体制造部分岗位需要倒班或加班，工作强度较大
- 年经验在行业内属初级，需快速学习进阶技术
- 适合有干法刻蚀经验、希望在存储芯片领域深耕的技术工程师，能适应一定工作强度，对工艺细节有追求
缺点 / 挑战
- 工艺开发对精度和细节要求极高，需承受良率压力
角色解读
- 向资深工艺工程师或工艺专家发展，主导更复杂的工艺模块
- 转向技术管理岗位，如工艺团队组长或项目经理
- 横向拓展至整合工艺或良率提升领域，拓宽职业路径
- 开发和优化12寸晶圆干法刻蚀工艺，确保刻蚀精度和良率
- 与整合、设备团队协作，解决工艺异常并提升稳定性
- 参与新工艺导入，如XGS Array、CMOS FEOL/BEOL等关键模块
- 熟练掌握干法刻蚀工艺原理及设备操作（如Lam、AMAT等）
- 具备工艺参数调试、DOE设计和数据分析能力
- 了解半导体器件结构（CMOS、存储单元）及前后道流程
申请策略
- 面试前了解长江存储技术路线（如3D NAND），展现对公司的研究
- 准备1-2个工艺问题解决案例，用STAR法则清晰描述
- 突出干法刻蚀的具体工艺经验，如刻蚀速率、均匀性、选择比等指标
- 列举参与过的项目及其成果，如良率提升、缺陷减少的数据
- 强调12寸晶圆经验及常用设备型号，展现岗位匹配度
- 补充CMOS器件工艺知识，理解整体流程对刻蚀的需求
- 学习工艺仿真软件（如Sentaurus、COMSOL）可加分
- 强化统计过程控制（SPC）和DOE方法，提升数据分析能力
面试指南
- 案例类问题：背景-问题-行动-结果逻辑，突出数据和分析
- 技术类问题：先阐述原理，再结合经验给出具体参数或方法
- 综合类问题：展示系统思维，从设备、材料、下游影响多角度分析
- 请介绍你处理过的一个刻蚀工艺异常案例及解决思路
- 如何优化刻蚀速率和均匀性？有哪些关键参数？
- 你对CMOS FEOL和BEOL工艺的理解？刻蚀在其中的角色？
- 如何设计DOE来找到最佳工艺窗口？
- 对3D NAND工艺中高深宽比刻蚀的挑战有哪些认识？
职位点评
63
综合评分
武汉存储大厂核心工艺岗，技术成长性强，但工作强度和现场办公需适应。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合注重技术成长、愿意在半导体行业深耕的求职者，对工作生活平衡要求不高。
表现最好
成长发展
相对薄弱
工作生活
薪资福利60
成长发展80
工作生活40
使命价值70
薪资福利
60中等
薪资水平在武汉地区有竞争力，但JD未明确薪资福利，稳定性一般（半导体行业波动），整体补偿性中等。
薪资信号未披露（AI估算：12K-20K/月）
成长发展
80较高
岗位涉及先进存储芯片工艺开发，技术前沿且成长路径明确，但JD未提及培训或晋升具体信息。
技术前沿主流现代技术
技术栈干法刻蚀、Etch、CMOS、3D NAND
业务类型ambiguous
工作生活
40较低
半导体制造多为现场办公，且可能涉及倒班或加班，JD未提及弹性工作，生活方式满足度较低。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
长江存储作为国内存储芯片领军企业，对国产化有重要意义，但JD未强调使命感。行业前景好，有一定社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长江存储 的其他在招职位
相似职位推荐
Watch Jobs