兆易创新
逻辑验证工程师-2027届校招
逻辑验证工程师-2027届校招
发布于 大约 14 小时前普通员工/个人贡献者
西安市 / 上海市
无经验要求
全职员工
仅现场办公
硕士
硬件工程
Verilog Hdl
存储器
数字电路
时序验证
芯片验证
逻辑验证
验证方法
AI 估算 · 12k–20k
芯片验证岗位技术要求高，兆易创新作为上市半导体公司，硕士校招薪资在行业中上水平，上海高于西安，综合可取12-20k/月。
职位详情
关于这个职位
该职位主要负责存储器芯片的逻辑功能与时序验证，属于芯片验证方向
需要掌握数字电路基础和Verilog/System Verilog，适合电子类硕士应届生
入职后将深度参与DRAM芯片的验证工作，积累宝贵的芯片设计验证经验
最低要求
电子类相关专业毕业，硕士及以上学历
掌握数字电路基础知识，了解验证方法及流程
掌握Verilog HDL，System Verilog语言
具备较强的动手能力和学习能力
正直诚信，有责任心和团队协作精神
工作职责
负责存储器相关芯片的逻辑功能和时序验证
负责编写相关验证文档
AI 洞察
优缺点分析
优点
- 兆易创新在存储芯片领域技术领先，参与DRAM项目能积累核心经验
- 校招岗位有完善的培训体系，发展路径清晰
- 芯片行业国产替代趋势下，就业前景广阔，薪资有竞争力
- 需要掌握多种EDA工具和脚本语言（如UVM、Python），学习曲线陡峭
- 芯片项目周期长，任务紧张时加班可能较多
- 适合电子类应届硕士，对数字电路和验证有浓厚兴趣，做事严谨、有耐心，愿意在芯片行业深耕
缺点 / 挑战
- 验证工作可能重复性较高，需要细心和耐心
角色解读
- 从初级验证工程师成长为高级验证工程师，负责复杂模块验证
- 可转向设计验证（DV）或芯片架构方向，拓宽技术视野
- 积累全流程经验后，成为验证专家或项目负责人
- 负责存储器芯片的逻辑功能验证，确保设计正确性
- 进行时序验证，保证芯片时序满足规格要求
- 编写验证文档，记录验证计划、用例和结果
- 掌握数字电路基础知识和芯片验证方法
- 熟练使用Verilog HDL和System Verilog语言
- 具备较强的动手能力和学习能力，能快速掌握新的验证工具
申请策略
- 关注兆易创新在DRAM领域的最新进展，面试时展现行业认知
- 提前熟悉常见验证工具（如VCS、NC-Verilog）的基本使用
- 突出数字电路相关课程和项目，如FPGA开发或芯片验证项目
- 强调Verilog/System Verilog使用经验，最好有实际验证案例
- 展示动手能力和学习能力，例如参加电子设计竞赛或自学新工具
- 补充验证方法学（如UVM）和脚本语言（Python、Tcl），增加竞争力
- 了解存储器芯片基本架构和工作原理，面试时能展示兴趣
面试指南
- 先清晰定义概念，再结合实际项目举例，体现理解深度
- 对于设计问题，可以画出简单波形说明，展示逻辑思维
- 遇到不熟悉的问题，诚实说明但尝试给出解决思路
- 请解释功能验证和时序验证的区别
- Verilog中阻塞赋值和非阻塞赋值有何不同？举例说明
- 如何编写一个测试用例来验证芯片的读写功能？
- 什么是setup time和hold time？违反会导致什么问题？
- 你使用过哪些验证工具？有没有用过UVM？
职位点评
68
综合评分
芯片大厂校招，技术主流，成长性好，但WLB不明确。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
适合追求技术成长和行业前景、能接受一定工作压力的应届生。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展75
工作生活50
使命价值75
薪资福利
70中等
薪资水平在半导体行业中上，上海和西安有差异，但整体有竞争力；JD未提及具体福利，补偿性满足程度中等。
薪资信号未披露（AI估算：12K-20K/月）
成长发展
75中等
技术方向为数字验证，属于主流现代技术，DRAM业务是公司核心利润中心，成长空间大，但JD未明确晋升路径。
技术前沿主流现代技术
技术栈Verilog、System Verilog、数字电路、逻辑验证、时序验证
业务类型profit_center
工作生活
50较低
现场办公，未提及弹性或远程，芯片行业加班较常见，生活化满足有限。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
75中等
存储芯片属于高速增长赛道，兆易创新在国产替代中有重要地位，但JD未强调使命与社会价值。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs