兆易创新
数字后端资深工程师
数字后端资深工程师
发布于 大约 14 小时前普通员工/个人贡献者
合肥市 / 上海市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Eda工具
低功耗设计
布局布线
数字后端
时序分析
脚本编写
芯片设计
AI 估算 · 25k–45k
资深数字后端工程师，芯片行业高薪，硕士学历+5年经验，上海/合肥薪资水平较高，综合市场行情估算。
职位详情
关于这个职位
该职位负责大型芯片的自动布局布线及时序优化，是数字后端设计的关键角色
你将运用EDA工具和脚本编写能力解决复杂的芯片级问题，并参与流程优化
适合具备5年以上经验的资深工程师，深耕芯片物理实现领域
最低要求
微电子/电子/电路/通信/自动化等相关专业，硕士及以上学历，5年以上相关工作经验
精通数字电路物理实现方法及数字后端设计流程
具备良好的分析能力及优秀的脚本语言编写能力
熟悉低功耗设计流程，理解一定的工具行为
有较强的学习能力、分析问题能力、沟通能力、以及良好的团队合作精神
工作职责
负责较复杂的大型整体芯片级自动布局布线工作
分析解决复杂的芯片级时序问题，并提供高效的优化手段和解决方案
熟练掌握和运用多种优化分析工具，比如时钟结构分析工具、电源分析工具、时序优化工具等，快速高效解决问题
对芯片级自动布局布线工作进行指导
对芯片级自动布局布线工作进行规划和指导
具备熟练的脚本编写和一定的流程架构规划能力
对后端整体流程进行较大规模的优化和改进，不断提升流程效率
AI 洞察
优缺点分析
优点
- 芯片行业处于高速增长期，数字后端作为核心岗位需求稳定，薪资竞争力强
- 兆易创新是国内领先的存储芯片设计公司，项目经验含金量高，技术积累深厚
- 接触先进工艺节点（如28nm以下），提升专业深度和行业稀缺性
- 上海/合肥均有岗位，可灵活选择工作地点，合肥生活成本相对较低
- 技术迭代快，需持续学习新工具和新方法，保持竞争力
- 适合在数字后端领域有5年以上经验、技术扎实且希望长期深耕芯片物理设计的工程师，尤其对时序收敛和流程优化有浓厚兴趣者
缺点 / 挑战
- 芯片设计周期长，项目压力大，需要应对紧时序和复杂工艺挑战
- 资深的责任范围广，需同时兼顾多个模块或芯片，工作强度较高
角色解读
- 技术路线：从资深工程师成长为后端技术专家或架构师，主导先进工艺节点（如5nm/3nm）的物理设计
- 管理路线：逐步担任后端团队负责人或项目经理，协调跨部门合作
- 跨领域发展：转向芯片前端设计、DFT或EDA工具开发，扩展技术广度
- 负责大型芯片的自动布局布线（APR），将门级网表转换为物理版图，确保设计满足时序、功耗和面积要求
- 分析并解决芯片级时序收敛问题，通过优化时钟树、调整单元布局等方式提升性能
- 使用EDA工具（如Synopsys/Cadence）进行电源完整性分析、时序分析和物理验证
- 编写和维护自动化脚本（Tcl/Perl/Python），优化后端设计流程，提升团队效率
- 精通数字后端全流程，包括布局、时钟树综合、布线、时序分析等
- 熟练使用主流EDA工具（如Innovus、ICC2、PrimeTime），具备脚本编程能力
- 熟悉低功耗设计方法（UPF/CPF）和多电压域实现
- 具备芯片级综合问题分析和优化能力，能够主导复杂模块的时序收敛
申请策略
- 提前了解兆易创新的产品线（如NOR Flash、MCU），在面试中展示对业务的理解
- 准备成功案例：描述一次复杂时序问题的分析和解决过程，突出方法学
- 重点突出参与过的大型芯片项目（如SOC、存储芯片）和具体贡献，如实现时序收敛或减少面积
- 强调脚本能力和流程优化成果，例如将自动化程度提升百分比
- 列出熟悉的EDA工具和版本，以及成功流片经验
- 体现低功耗设计经验，如多电压域实现或UPF验证
- 学习先进的机器学习在EDA中的应用，了解AI辅助布局布线的前沿
- 强化Tcl和Python脚本能力，能独立开发自动化分析和报告工具
面试指南
- 情景分析：先明确问题背景和指标，然后逐步拆解：分析根因→制定方案→执行优化→验证结果→反思可改进点
- 技术对比：比较不同工具或方法的特点，结合具体场景说明选择依据
- 量化成果：用数据说明优化效果，如时序余量改善XXps，面积减少XX%，功耗降低XX%
- 请描述一次你主导的大型芯片布局布线项目，遇到的最大时序挑战是什么？如何解决的？
- 低功耗设计中常用的技术有哪些？你如何实现多电压域的物理实现？
- 如何优化时钟树综合以减少时钟偏差和功耗？
- 你常用的EDA工具有哪些？对Innovus的时钟树优化有经验吗？
- 写一个Tcl脚本检测设计中保持时间违例并给出修复建议
职位点评
71
综合评分
高薪高成长、技术深度大，但工作强度大、灵活性低。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
最适合追求技术深耕和职业成长的资深工程师，愿意接受高强度投入换取高回报。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活45
使命价值60
薪资福利
80较高
薪资水平高，行业景气，福利通常包括五险一金和额外补贴，但JD未明确具体福利。
薪资信号未披露（AI估算：25K-45K/月）
成长发展
85较高
技术深度高，涉及先进工艺和复杂流程，成长空间大，但JD未提及晋升通道。
技术前沿主流现代技术
技术栈数字后端、布局布线、时序分析、低功耗设计、芯片设计
业务类型profit_center
工作生活
45较低
芯片设计常需加班以追赶项目进度，工作地点在市区或产业园，灵活性低。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
60中等
芯片行业国产替代意义强，但岗位偏执行，社会使命感中等。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs