兆易创新
射频模拟设计工程师-2027届校招
射频模拟设计工程师-2027届校招
发布于 大约 2 小时前普通员工/个人贡献者
北京市
无经验要求
全职员工
仅现场办公
硕士
硬件工程
Adc
Dac
Lna
Pa
Pll
射频电路
无线收发机
模拟电路
版图设计
AI 估算 · 18k–26k
北京校招硕士芯片设计岗，行业薪资较高，技术门槛强，综合估算18-26K/月。
职位详情
关于这个职位
该职位面向2027届硕士应届生，负责无线收发机中模拟/射频电路的设计、仿真与版图，涉及高性能ADC、DAC、PLL、LNA、PA等核心模块
适合微电子/通信专业、具备扎实电路基础的同学，是进入芯片设计领域的优质起点
最低要求
微电子、通信、微波及相关专业，硕士及以上学历
具有扎实的模拟或射频电路设计基础
具有较强的学习能力、分析能力、沟通能力和较好的团队合作精神
工作职责
负责无线收发机中模拟或射频电路的设计、仿真和layout
主要模块包括高性能ADC、DAC、Filter、PLL、LNA、PA等
AI 洞察
优缺点分析
优点
- 芯片设计是硬科技核心赛道，长期发展前景好
- 兆易创新是国内知名MCU与存储芯片公司，平台稳定，技术积累深厚
- 校招岗位提供系统培训，能快速提升电路设计实战能力
- 模拟/射频电路设计难度高，学习曲线陡峭，需要耐心和细致
- 对物理直觉和数学基础要求高，理论需与实践紧密结合
缺点 / 挑战
- 芯片流片周期长，试错成本高，工作压力较大
- 适合微电子/通信专业硕士，对模拟/射频电路有浓厚兴趣，喜欢挑战技术难题、注重细节的求职者
角色解读
- 从模块设计到系统架构，逐步成为射频/模拟设计专家
- 可向芯片架构师或技术管理方向发展，参与更复杂的SoC设计
- 积累经验后有机会进入头部芯片公司或创业团队
- 设计并仿真无线收发机中的模拟/射频电路，如ADC、PLL、LNA等关键模块
- 完成电路的版图设计，确保性能与工艺兼容性
- 配合团队进行芯片测试与验证，迭代优化设计
- 扎实的模拟/射频电路理论基础，熟悉基本模块原理
- 熟练使用EDA工具进行电路仿真与版图设计（如Cadence、ADS）
- 良好的学习能力和团队协作能力，能够快速融入项目
申请策略
- 了解兆易创新MCU BU的产品方向，尤其是无线连接芯片业务，展现对公司技术的热情
- 面试中准备一个完整的电路设计案例，讲述从spec到仿真的流程
- 突出研究生期间与模拟/射频相关的项目经历，如流片经验或学术论文
- 详述掌握的EDA工具（Cadence、Spectre、HFSS等）及仿真能力
- 强调课程成绩（特别是电路、电磁场相关课程），体现扎实基础
- 展示参与团队合作或竞赛的经历，体现沟通与协作能力
- 建议提前学习射频电路设计经典教材（如Razavi、Lee），巩固理论
- 熟悉常用的射频测试仪器（频谱仪、网络分析仪）操作，增加实操经验
面试指南
- 对于原理性问题：先给出核心公式或概念，再结合实际设计经验展开
- 对于项目经验问题：按STAR法则（背景-任务-行动-结果）清晰描述，强调你的贡献和收获
- 请解释LNA的噪声系数（NF）如何计算，以及如何优化？
- PLL中相位噪声的来源有哪些？如何降低？
- 你设计过哪些模拟模块？介绍一个你遇到的电路设计难题及解决方法
- 请画出五管OTA的电路结构，并分析其增益和带宽
- 你对版图中匹配性（如共质心布局）有什么理解？
- 复习模电、射频电路核心知识点，尤其是噪声、线性度、稳定性等
职位点评
70
综合评分
芯片设计校招岗，技术前沿成长快，薪资中上但工作强度未知。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
适合追求技术成长、愿意投入高密度学习阶段的应届生，淡泊高强度工作节奏者需谨慎。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活50
使命价值60
薪资福利
70中等
校招岗位薪资有竞争力，但未明确具体数字，福利信息未披露，整体补偿性中等偏上。
薪资信号未披露（AI估算：18K-26K/月）
成长发展
85较高
芯片设计技术前沿，公司提供项目实战机会，成长空间大，符合发展性动机。
技术前沿前沿/新兴技术
技术栈模拟电路、射频电路、ADC、PLL、LNA
业务类型ambiguous
工作生活
50较低
仅现场办公，未提及WLB信息，芯片行业通常工作强度较大，生活化满足度一般。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
60中等
芯片行业是战略支柱，具有社会价值，但职位未强调使命感，意义感中等。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs