兆易创新
数字设计工程师-2027届校招
数字设计工程师-2027届校招
发布于 大约 2 小时前普通员工/个人贡献者
上海市
无经验要求
全职员工
仅现场办公
硕士
硬件工程
Rtl设计
Soc
Systemverilog
Tcl
Vcs
低功耗设计
验证方法学
Nc-Verilog
AI 估算 · 18k–28k
芯片设计校招岗位技术门槛高，兆易创新为行业头部，上海薪资水平较高，月薪预计18k-28k。
职位详情
关于这个职位
作为兆易创新中央研究院的数字设计工程师，你将参与高性能/低功耗SoC芯片的研发，负责从RTL设计、验证到综合实现的全流程工作
这个岗位适合微电子/电子专业硕士毕业生，需要掌握数字电路设计、验证方法学和EDA工具，有机会接触到前沿的RISC-V/ARM架构和低功耗设计技术
最低要求
微电子/电子相关专业，硕士及以上学历
具备数字专业知识，熟练掌握数字电路设计或验证方法学或DC/PR等前、后端实现流程
有实际项目经验，熟悉常用EDA工具（如VCS、NC-Verilog等），精通Verilog，System Verilog，TCL，PERL等语言
正直诚信、有责任心和团队合作精神
工作职责
参与公司产品，相关Controller和IP研发，负责逻辑设计与产品功能验证或基于RISCV/ARM 架构的高性能/低功耗SoC项目研发
负责RTL验证：编写验证代码，进行功能仿真、覆盖率分析，确保设计质量
综合与实现：参与综合、布局布线、时序收敛等物理设计阶段
负责性能优化：分析设计性能、功耗、面积指标，提出优化方案
文档编写：撰写设计规范、验证计划等技术文档
优先资格
有项目流片经验者优先，熟悉低功耗设计者优先
AI 洞察
优缺点分析
优点
- 芯片行业高速增长，国产替代趋势下兆易创新作为龙头公司发展前景好
- 接触RISC-V/ARM等前沿架构和低功耗设计技术，技术积累深厚
- 中央研究院参与核心IP研发，项目含金量高，有利于长期职业发展
- 数字设计岗位技术门槛高，需要扎实的电路知识和工具经验，学习曲线陡峭
- 适合电子/微电子专业硕士以上学历，对数字芯片设计有浓厚兴趣，希望深耕硬件技术领域的求职者
缺点 / 挑战
- 芯片流片周期长，工作压力可能较大，需要较强的责任心和耐心
角色解读
- 可从数字设计工程师成长为资深工程师或技术专家，深入芯片设计全流程
- 未来可转向架构师方向，负责SoC整体架构规划
- 也可横向发展为验证工程师、后端工程师或项目经理
- 参与公司核心产品的Controller和IP研发，负责逻辑设计与功能验证
- 基于RISC-V/ARM架构进行高性能/低功耗SoC项目的RTL设计、验证和综合实现
- 分析设计性能、功耗、面积指标，提出优化方案，并撰写技术文档
- 熟练掌握数字电路设计或验证方法学，精通Verilog、SystemVerilog、TCL、PERL等语言
- 熟悉常用EDA工具如VCS、NC-Verilog，具备实际项目经验
- 了解DC/PR等前后端实现流程，有流片经验或低功耗设计经验更佳
申请策略
- 关注兆易创新中央研究院的研究方向，在面试中展现对芯片设计的热情和对公司产品的了解
- 准备1-2个详细的项目案例，能清晰描述个人贡献和设计思路
- 突出硕士期间的数字芯片项目经验，尤其是RTL设计、验证或流片经历
- 强调熟练掌握的EDA工具和编程语言，如VCS、Verilog、SystemVerilog等
- 如有低功耗设计或RISC-V相关项目，务必重点描述
- 复习数字电路基础，巩固时序分析、综合、STA等知识
- 练习使用主流EDA工具完成一个简单的设计-验证流程
- 了解RISC-V指令集架构，尝试动手搭建一个小型CPU
面试指南
- 项目类问题用STAR原则：Situation-Task-Action-Result，突出个人贡献和技术细节
- 概念类问题先给出定义，再举例说明，最后联系实际应用
- 对比类问题从架构、指令集、生态、应用场景等维度逐项分析
- 请详细描述你做过的一个数字设计项目，从架构到实现
- 解释Setup time和Hold time，以及如何修复时序违例
- Verilog中阻塞赋值和非阻塞赋值的区别及应用场景
- 什么是低功耗设计？你了解哪些低功耗技术？
- RISC-V和ARM架构的主要区别是什么？
职位点评
67
综合评分
芯片行业头部公司，前沿技术栈，薪资有竞争力但WLB一般。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
最看重技术成长和行业前景，对WLB要求不高的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利60
成长发展85
工作生活40
使命价值75
薪资福利
60中等
校招薪资通常具有竞争力，但JD未明确薪资和福利，稳定性较高，综合补偿性动机中等。
薪资信号未披露（AI估算：18K-28K/月）
成长发展
85较高
岗位涉及前沿RISC-V/ARM架构和低功耗设计，技术成长性好，但JD未明确晋升路径，发展性动机较强。
技术前沿前沿/新兴技术
技术栈RISC-V、ARM、低功耗设计、SoC、数字电路设计
业务类型profit_center
工作生活
40较低
未提及远程或弹性工作，芯片设计通常需现场办公，工作节奏可能较快，生活方式动机较弱。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
75中等
芯片行业属于国家战略支持的国产替代赛道，社会意义较强，但JD未突出使命，意义感动机较好。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs