
兆易创新
数字后端工程师-2027届校招
数字后端工程师-2027届校招
发布于 大约 4 小时前普通员工/个人贡献者
上海市
无经验要求
全职员工
仅现场办公
硕士
硬件工程
Cts
Gdsii
Tcl
功耗分析
静态时序分析
AI 估算 · 15k–25k
芯片设计岗位技术要求高,上海应届硕士薪资竞争力强,行业前景好
职位详情
关于这个职位
该职位面向2027届硕士应届生,专注于数字芯片后端设计,从Netlist到GDSII全流程实现
你将参与布图规划、布局布线、时钟树综合等关键环节,解决时序问题并优化设计
适合微电子、电子等专业、对芯片物理设计感兴趣的同学
最低要求
微电子/电子/电路/通信/自动化等相关专业,硕士及以上学历
熟练使用Linux/Unix操作系统,具备Tcl、Shell或Python脚本编程基础
具备良好的英文技术文档阅读能力,具有较强的自主学习能力和责任感,善于团队协作
熟悉数字后端基本流程,了解布局布线、物理验证、静态时序分析、功耗分析等物理设计流程中的基本概念
工作职责
负责芯片从门级网表(Netlist)到GDSII输出的完整后端设计工作,包括布图规划(Floorplan)、布局布线(Place & Route)、时钟树综合(CTS)等关键环节
分析解决芯片级/模块级时序问题,并总结优化手段和解决方案
掌握各种优化分析工具,比如时钟结构分析工具、电源分析工具、时序优化工具等
撰写设计文档、维护技术报告,执行周报、问题复盘和工程记录,建立规范化的工程执行习惯,确保设计过程可追溯、可复现
AI 洞察
优缺点分析
优点
- 芯片设计是国家级战略产业,职业前景广阔,薪资增长空间大
- 能接触到从Netlist到GDSII的完整后端流程,技术积累扎实
- 兆易创新是国内存储芯片龙头,平台稳定,项目经验含金量高
- 后端设计对时序、功耗、面积要求严格,需要耐心和细致的问题分析能力
- 工具链复杂,学习曲线陡峭,需要快速掌握多种EDA工具
- 适合对芯片物理设计有浓厚兴趣、具备扎实电路基础、愿意在技术深度上持续投入的应届硕士生
缺点 / 挑战
- 项目周期长,可能面临较大的交付压力
角色解读
- 从后端工程师成长为资深后端专家,深入掌握先进工艺节点下的物理设计技术
- 横向拓展至前端设计、验证或EDA工具开发,成为全流程芯片设计人才
- 纵向晋升为项目技术负责人或团队管理者,主导芯片项目的后端实现
- 负责数字芯片从门级网表到GDSII的完整后端设计,包括布图规划、布局布线、时钟树综合等环节
- 分析并解决芯片级和模块级的时序问题,提出优化方案并落地执行
- 使用时钟结构分析、电源分析、时序优化等专业工具进行设计优化
- 撰写设计文档和技术报告,执行周报与复盘,确保工程可追溯
- 掌握数字后端基本流程,熟悉布局布线、物理验证、静态时序分析、功耗分析等概念
- 熟练使用Linux/Unix系统,具备Tcl、Shell或Python脚本编程能力
- 良好的英文技术文档阅读能力,自主学习能力强,善于团队协作
- 具备微电子、电子、通信等相关专业硕士学历
申请策略
- 关注兆易创新的产品方向(如NOR Flash、MCU等),在面试中展现对公司的了解
- 准备1-2个相关项目细节,能清晰讲解设计流程和遇到的问题及解法
- 突出半导体相关项目或实习经历,特别是后端设计、时序分析、物理验证等经验
- 展示Linux/Unix使用熟练度和脚本编程能力(Tcl/Python等),最好有代码示例
- 强调英文文献阅读能力和团队协作案例,体现自主学习能力
- 提前学习数字后端基础概念(Place & Route, CTS, STA等),可以通过公开课或简单实践
- 尝试用开源工具(如OpenROAD)完成一个小型后端流程,积累实操经验
- 加强脚本和自动化能力,可刷LeetCode或做小工具,展示编程思维
面试指南
- 对于流程类问题:先按时间顺序列出主要步骤,再对每个步骤用1-2句话说明目的和关键工具
- 对于问题解决类问题:用STAR法则(情境-任务-行动-结果)描述具体案例,突出方法选择和效果
- 对于技术细节问题:先给出定义,再说明常见优化方法,最后结合实际例子加深理解
- 请简述数字后端设计的基本流程,从Netlist到GDSII有哪些关键步骤?
- 什么是时钟树综合(CTS)?为什么重要?如何优化时钟偏差?
- 静态时序分析(STA)中setup和hold violation如何修复?
- 你在项目中遇到过哪些时序或物理设计问题?怎么解决的?
- Tcl脚本在物理设计中有哪些应用?请写一段简单的Tcl脚本示例
职位点评
73
综合评分
上海芯片大厂校招,技术岗,高成长但工作强度未明确
从起薪待遇、成长路径、工作节奏和岗位方向综合评估,方便比较职业起点。
更适合这类人
适合看重技术成长和行业前景、愿意在挑战中积累深度的求职者
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活60
使命价值65
薪资福利
70中等
薪资未在JD中披露,但芯片行业应届硕士薪资普遍较高,且兆易创新为上市公司,薪酬福利有竞争力
薪资信号未披露(AI估算:15K-25K/月)
成长发展
85较高
该岗位技术深度强,能接触完整后端流程,所用工具和技术为行业主流,成长空间大
技术前沿主流现代技术
技术栈Netlist、GDSII、Floorplan、Place & Route、CTS、静态时序分析、功耗分析
业务类型ambiguous
工作生活
60中等
工作地点在上海,未提及弹性办公或WLB信号,芯片行业通常需要一定程度的投入,但公司未明示加班文化
工作模式未明确
办公地点未明确
加班情况未提及(无法判断)
使命价值
65中等
芯片设计属于国家战略行业,对科技自主有贡献,但该岗位直接社会价值信号不强
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs