兆易创新
数字验证资深工程师
数字验证资深工程师
发布于 大约 9 小时前普通员工/个人贡献者
西安市 / 深圳市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Spi
Systemverilog
Uart
Uvm
Ams仿真
Gate-Level Verification
AI 估算 · 25k–45k
资深数字验证工程师，半导体行业主流技术栈，市场稀缺，薪资竞争力强。
职位详情
关于这个职位
该职位负责数字芯片的验证工作，包括搭建UVM验证环境、编写验证代码、收集覆盖率，并参与AMS仿真和门级验证
你将与设计团队紧密协作，确保芯片功能正确，并支持测试和客户问题解决
适合有3年以上数字验证经验、熟悉SystemVerilog和UVM的工程师
最低要求
微电子、电子类专业研究生及以上学历，3年及以上工作经验
熟悉Verilog/System Verilog, Makefile/Perl/Python等编程语言
熟练使用Linux下主流数字IC验证相关工具，有Synopsys工具经验更佳
熟悉UVM验证方法学，能够独立搭建验证平台
熟悉以下一种或多种外设协议:I2C/I3C/SPI/UART /LIN/CAN/AHB/APB/etc.
具有电源类数模混合芯片设计经验，有电源类项目经验更佳
具有良好的沟通能力、学习能力、分析能力和团队合作能力
工作职责
跟进芯片的需求与规格定义，并完成验证计划/验证方案等相关编写
搭建芯片UVM验证环境、验证代码编写，负责系统级验证工作
负责代码的Functional Coverage、Structure Coverage收集
负责AMS仿真环境的搭建和测试用例编写，支持Team完成混仿
负责Gate-level Verification
协助测试工程师完成芯片的测试
参与相关芯片的客户支持
优先资格
有Synopsys工具经验更佳
具有电源类项目经验更佳
AI 洞察
优缺点分析
优点
- 兆易创新是国内头部MCU和存储芯片公司，平台稳定，项目资源丰富
- 数字验证是芯片设计关键环节，技能含金量高，行业需求持续增长
- 接触从定义到量产的全流程，系统理解芯片开发，个人成长快
- 工作地点选择多（西安、深圳、成都），可结合个人偏好选择
- 验证工作需严谨细致，调试周期长，对耐心和逻辑要求高
- 技术栈更新较快，需持续学习新工具和协议
- 适合有3年以上数字验证经验、热爱技术钻研、希望在高技术门槛领域深耕的工程师
缺点 / 挑战
- 芯片项目节奏紧凑，可能面临加班压力，尤其在流片前阶段
角色解读
- 可向数字验证专家或验证架构师方向发展，主导大型芯片验证策略
- 横向可转向数字前端设计或芯片测试验证，拓宽技术广度
- 在半导体行业积累经验后，可晋升为技术团队负责人或项目经理
- 根据芯片规格编写验证计划和验证方案，确保覆盖所有功能点
- 搭建UVM验证环境并编写测试用例，进行系统级仿真和覆盖率分析
- 负责AMS混仿和门级验证，保证芯片设计正确性
- 协助测试工程师进行芯片测试并处理客户问题
- 精通Verilog/SystemVerilog和UVM验证方法学，能独立搭建验证平台
- 熟悉至少一种脚本语言（Makefile/Perl/Python）以提升效率
- 掌握常用外设协议如I2C/SPI/UART等，了解AMBA总线协议
- 具备电源管理芯片或数模混合芯片验证经验者优先
申请策略
- 在简历中清晰标注三年以上经验，并列出每个项目中的具体角色和贡献
- 了解兆易创新的产品线（MCU、存储、电源管理），在面试中展现对业务的理解
- 突出UVM验证平台搭建经验，列出具体项目中的验证环境架构和覆盖成果
- 强调熟悉的协议和脚本语言，尤其是与电源管理芯片相关的项目经历
- 量化工作成果，如覆盖率提高百分比、发现的bug数量等
- 展示团队协作和问题解决能力，例如跨团队合作案例
- 复习UVM高级特性（如sequence、scoreboard、coverage等），准备搭建环境的面试题
- 熟悉Synopsys工具（VCS、Verdi）的基本用法，提升工具熟练度
面试指南
- 结构化回答：先概述思路，再分步骤说明具体做法，最后总结结果和收获
- 使用STAR法则（情境、任务、行动、结果）回答项目经验类问题
- 对于验证方法问题，强调从计划到执行再到收敛的完整流程
- 请描述你搭建UVM验证平台的过程，包括组件和连接方式
- 如何确保验证覆盖率足够？你如何定义功能覆盖点？
- 介绍一个你调试过的复杂Bug，以及如何定位和解决
- 你对电源管理芯片的验证有什么经验？常面临哪些挑战？
- 如何处理AMS混仿中的模拟与数字接口问题？
职位点评
64
综合评分
半导体大厂资深验证岗，技术主流、薪资中上，但WLB一般，适合技术深耕型人才。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合优先追求技术成长和职业发展的求职者，对工作生活平衡要求不高。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展80
工作生活40
使命价值50
薪资福利
70中等
薪资处于行业中等偏上水平，有多个工作地点选择，但JD未明确福利和奖金，补偿性动机满足程度中等。
薪资信号未披露（AI估算：25K-45K/月）
成长发展
80较高
使用UVM等主流现代技术，涉及全流程验证，技能成长空间大，但JD未提及晋升或培训，发展性动机较好但非最优。
技术前沿主流现代技术
技术栈Verilog、SystemVerilog、UVM、Makefile、Perl、Python、I2C、SPI、AMS仿真
业务类型ambiguous
工作生活
40较低
仅现场办公，无远程灵活性，JD未提及WLB，半导体行业项目压力较大，生活方式动机满足度较低。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
50较低
半导体行业高速增长，但职位不直接面向终端用户，社会影响力中性，创新程度一般，意义感动机中等偏低。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs