爱立信
Intern-FPGA Design
Intern-FPGA Design
发布于 大约 17 小时前实习/见习
北京市
无经验要求
实习生
仅现场办公
硕士
FPGA
ASIC
VHDL
Altera
Telecom Protocols
AI 估算 · 6k–11k
北京FPGA实习薪资水平在300-500元/天，按月估算约6000-11000元，技术门槛较高，薪资高于一般实习。
职位详情
关于这个职位
这是一个FPGA设计实习岗位，加入爱立信核心网络数字硬件团队，参与FPGA的设计与维护工作
你将与团队一起为客户提供技术支持，并撰写设计规范和测试报告
适合电子、通信、计算机等专业的研究生，积累ASIC/FPGA开发经验
最低要求
Master degree, major in communication, computer science, Electronic engineering, Electromagnetic and microwave technology, automatic science or wireless communication.
Experience in digital ASIC or FPGA development
Strong knowledge of HDL languages (Verilog, VHDL)
Fluent in English/Chinese speaking and excellent in English/Chinese writing
Good team player and strong communication skill
Good Initiative and positive personal personality
工作职责
Be a part of a digital hardware team responsible for FPGA design and maintenance of digital products of Ericsson’s Core Network solutions.
To work with other team members to provide technical support to customer.
Deliver FPGA design specification and test report.
优先资格
ASIC/FPGA verification experience and knowledge are a plus.
Xilinx and/or Altera (Intel) design tools and advanced tips
Concept of hardware system including processor sub-system
Common hardware interface such as DDR, PCI/PCIe, Ethernet, IIC, SPI, etc.
Programming language: System Verilog, System C, C/C++, Python, Tcl, etc
Verification knowledge Linux kernel and driver
Telecom protocols: TCP/IP, ATM, T1/E1, etc
Algorithms such as AES, voice/video codec, Turbo, LDPC, HASH etc.
AI: CNN, DNN, RNN, etc.
Cloud: Openstack, VMware, etc
IoT: RFID, NB-IoT, LoRa, WiFi, Bluetooth, Zigbee, all kind of sensors, etc.
AI 洞察
优缺点分析
优点
- 爱立信是通信行业巨头，平台大，技术积累深厚，能接触到核心网高端FPGA设计
- 实习内容涉及FPGA全流程，从设计到验证，技能积累扎实，未来竞争力强
- 团队国际环境，锻炼英语沟通能力，且有机会参与前沿技术（5G、AI、IoT等）
- 作为实习岗位，可能需要同时处理多个任务，工作节奏较快
- 对通信协议和硬件接口知识要求宽泛，需要快速学习适应
- 适合电子、通信、计算机等专业的研究生，对数字硬件设计有浓厚兴趣，希望在大平台积累FPGA实战经验的求职者
缺点 / 挑战
- FPGA开发门槛较高，需扎实的数字电路和HDL基础，学习曲线陡峭
角色解读
- 从FPGA实习工程师起步，可向资深FPGA工程师或数字IC设计工程师发展
- 积累通信协议和硬件系统知识后，可转向系统架构或芯片设计方向
- 在爱立信这样的跨国大公司，有机会转正并获得国际项目经验，未来还可向技术管理岗发展
- 参与爱立信核心网产品的FPGA设计与维护，使用Verilog/VHDL进行硬件逻辑开发
- 编写FPGA设计规格文档和测试报告，确保功能正确性和性能达标
- 与团队协作，为客户提供技术支持，解决产品部署中的问题
- 熟练掌握HDL语言（Verilog、VHDL），有数字IC或FPGA开发经验
- 了解Xilinx/Altera等FPGA开发工具及常用硬件接口（DDR、PCIe、以太网等）
- 具备良好的英语读写沟通能力和团队合作精神
申请策略
- 申请时关注爱立信的招聘流程，可能需要完成在线测试或技术面试，提前准备
- 了解爱立信的产品方向（如5G核心网），在面试中展现对通信行业的兴趣
- 突出FPGA或ASIC项目经验，详细描述使用的开发工具、设计模块、验证方法
- 强调Verilog/VHDL编程能力，如有使用Xilinx或Altera工具的经验，务必列出
- 展示英语能力（如六级高分、雅思/托福成绩），以及团队合作和沟通能力的相关经历
- 若缺乏FPGA项目经验，可自学FPGA开发板（如Xilinx Zynq）并完成小型项目
- 巩固数字电路、时序分析、硬件描述语言等基础知识，可参考相关课程或书籍
- 了解常见硬件接口协议（如DDR、PCIe、SPI）和通信基础知识（TCP/IP等）
面试指南
- 对于技术概念题，先给出定义，再结合实例说明应用场景
- 对于项目经验题，使用STAR法则（情境、任务、行动、结果）描述
- 对于设计题，展示思路和逻辑，明确关键约束和取舍
- 请简述FPGA设计流程，从RTL设计到比特流生成的关键步骤
- Verilog中阻塞赋值和非阻塞赋值的区别？各自在什么场景使用？
- 如何对FPGA设计进行时序约束？举例说明
- 描述一个你完成的FPGA项目，遇到的最大挑战是什么，如何解决？
- 解释一下亚稳态，如何避免？
匹配度报告
65
综合匹配度
大厂FPGA实习，技术前沿但仅限现场办公，发展潜力大。
适合人群
最适合追求技术成长和核心技能积累的求职者，尤其适合希望在FPGA和硬件领域深入发展的学生。
最强匹配
成长发展匹配
最弱匹配
工作生活匹配
薪资福利60
成长发展90
工作生活40
使命价值70
薪资福利匹配
60中等
作为实习岗位，薪资在北京处于中等偏上水平，但福利未明确提及，补偿性动机一般。
薪资信号未披露（AI估算：6K-11K/月）
成长发展匹配
90较高
该岗位是FPGA设计核心技术岗，能接触到前沿硬件技术和通信协议，发展性动机满足度高。
技术前沿前沿/新兴技术
技术栈FPGA、Verilog、VHDL、System Verilog、Python、Xilinx、Altera、Telecom protocols、AI、Cloud、IoT
业务类型ambiguous
工作生活匹配
40较低
仅现场办公，工作地点在北京，未提及弹性或远程，生活化动机满足有限。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值匹配
70中等
通信行业属于稳定成熟行业，爱立信作为行业巨头，社会影响力一般，但参与核心网开发有一定使命感。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs