博通
R&D Physical Design Engineer
R&D Physical Design Engineer
发布于 大约 8 小时前普通员工/个人贡献者
上海市
高级经验
全职员工
仅现场办公
硕士
硬件工程
ASIC
STA
DRC
LVS
TCL
VLSI
Physical Design
7Nm
Placement
AI 估算 · 35k–55k
博通为跨国巨头，上海张江硬件工程师薪资较高，7年+经验月薪约35k-55k，14薪。
职位详情
关于这个职位
该职位负责芯片物理设计实现，涵盖布局布线、时序收敛、物理验证等关键环节，需要深入理解ASIC设计流程和VLSI背景
适合有7年以上经验、渴望技术挑战的资深工程师
最低要求
对ASIC设计流程有良好理解，具备扎实的VLSI背景
能够独立处理模块实现/顶层任务
nm及以下工艺的流片经验
较强的沟通和问题解决能力
工作职责
物理设计实现：负责物理设计流程中的布局规划、布局布线、时序收敛、设计规则检查（DRC）和版图与原理图一致性检查（LVS）
期望候选人能发展上述多项技能，并有运行全芯片签核任务（包括PI、SI、PV和STA）的经验
优先资格
DFT插入
Power/IVD分析
DRC/LVS
STA
熟悉Perl/Tcl
AI 洞察
暂无 AI 洞察数据
匹配度报告
Watch Jobs