海信
芯片数字设计工程师(J45086)
芯片数字设计工程师(J45086)
发布于 17 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Fpga
Systemverilog
图像处理
形式验证
数字Ic设计
时序分析
值不值得投
68综合评分
综合评分 68
青岛硬核技术岗，技术含量高，成长性强，薪资中等偏上，但工作生活平衡信息不足。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
2万
比芯片设计中位数低
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
约 240 个在招 · 其中芯片设计 8 个
市场机会
选择不多
青岛 · 芯片设计 · 5 个在招
职位详情
关于这个职位
该职位负责视频/图像处理相关IP的数字前端设计实现
你需要与算法工程师紧密合作，深入理解算法原理并将其转化为硬件描述，完成从RTL设计、仿真验证、FPGA及Palladium平台验证到最终前端综合与Signoff（含时序分析优化、形式验证）的全流程工作
最低要求
院校：国内普通高等院校
学历：硕士及以上学历
专业：微电子、电子信息、电子科学与技术、集成电路等相关专业
技能要求：熟练使用Verilog/SystemVerilog，熟悉Xilinx/Altera FPGA硬件平台，有图像处理相关背景的优先
素质要求：工作细心，责任心强，具备良好的沟通交流能力和团队协作精神
外语水平：英语六级
工作职责
视频/图像相关IP的设计实现
跟算法工程师合作，深入算法原理和进行实现迭代
完成IP的EDA仿真，FPGA平台验证，以及Palladium验证
完成IP的前端综合和signoff，包括时序分析/优化，形式验证等
AI 洞察
优缺点分析
优点
- 技术深度大，能系统性地掌握数字芯片前端设计全流程，构建坚实的硬科技能力壁垒
- 所处行业（显示芯片、视频处理）是智能终端的核心，技术有持续迭代需求，职业前景稳定
- 在知名硬件企业（海信）平台，可接触到实际量产项目，积累宝贵的工程经验
- 芯片设计技术门槛高，要求持续学习新的设计方法、工具和工艺节点知识
- 验证工作可能占比较大且较为繁琐，需要极强的耐心和细致度
- 适合微电子、集成电路等相关专业硕士及以上学历，对硬件设计有浓厚兴趣，逻辑思维严谨，喜欢将抽象算法转化为具体电路，并享受解决复杂工程问题的技术型求职者
缺点 / 挑战
- 芯片研发周期长，项目压力大，需要与多个团队（算法、后端、测试）紧密协作
角色解读
- 技术专家路径：深耕数字IC设计某一领域（如视频编解码、显示驱动），成为特定方向的技术负责人或架构师
- 管理路径：在积累足够项目经验后，可转向技术团队管理或项目管理岗位
- 跨界发展：凭借对算法和硬件的双重理解，可转向芯片架构设计、算法硬件协同设计等更前端的角色
- 负责视频/图像处理芯片中特定功能模块（IP）的数字电路设计与RTL编码实现
- 与算法团队协作，将高级算法转化为高效的硬件架构，并持续优化
- 使用EDA工具、FPGA和专用验证平台（Palladium）进行多层级功能验证，确保设计正确性
- 完成设计的逻辑综合、时序收敛、形式验证等后端流程，确保芯片可制造性
- 精通Verilog/SystemVerilog硬件描述语言，具备扎实的数字电路设计基础
- 熟悉FPGA开发流程及工具（如Vivado/Quartus），有实际开发经验
- 了解数字芯片前端设计流程，包括仿真、综合、时序分析和形式验证
- 具备图像/视频处理相关算法知识或项目经验，能理解算法并在硬件层面优化实现
申请策略
- 海信作为大型硬件制造商，非常看重候选人的工程实践能力和项目落地经验，简历描述应具体、量化
- 了解海信在显示芯片（如信芯）领域的产品线和市场定位，面试时可体现你对公司业务的理解
- 详细描述在校或工作中使用Verilog/SystemVerilog进行数字电路设计的项目，突出设计的具体模块和实现的功能
- 明确列出参与过的FPGA开发项目，说明使用的平台、工具链和完成的工作
- 如有图像处理、视频编解码相关的算法或硬件实现经验，务必重点突出，这是岗位的核心加分项
- 如果图像处理背景较弱，可系统学习《数字图像处理》基础，并尝试用RTL实现简单的图像算法模块
- 深入学习芯片前端设计的高级话题，如低功耗设计、时钟域交叉（CDC）等，这在面试中可能被问到
面试指南
- STAR法则：针对问题，先说明项目背景（Situation）、你的具体任务（Task）、采取的行动（Action），最后展示取得的成果或学到的经验（Result）
- 技术深度阐述：不要停留在工具使用层面，要解释技术原理
- 例如，谈时序分析要说明建立时间、保持时间的概念及其对设计的影响
- 体现协作与思考：在回答协作类问题时，重点描述你如何理解算法需求、提出硬件实现方案、并反馈性能瓶颈推动算法迭代的过程
- 请介绍一个你用Verilog实现的最复杂的数字模块，遇到的最大挑战是什么，如何解决的？
- FPGA开发流程中，时序约束（Timing Constraints）的作用是什么？你通常如何处理时序违例（Timing Violation）？
- 如何保证一个复杂IP的RTL代码在仿真和FPGA上行为一致？可能会遇到哪些不一致的情况？
- 请解释一下什么是形式验证（Formal Verification），它与动态仿真验证有何互补之处？
职位点评
薪资福利65
成长发展85
工作生活50
使命价值65
薪资福利
65中等
薪资在青岛市场具有竞争力，福利保障（五险一金）基本齐全，能满足中等偏上的物质需求。
薪资信号市场水准 (1.5千–2.5万/月)
成长发展
85较高
岗位提供从设计到验证的完整芯片前端技能栈锻炼，技术深度和前沿性突出，是硬核技术积累的优质平台。
技术前沿前沿/新兴技术
技术栈Verilog、SystemVerilog、FPGA、Palladium、时序分析、形式验证
成长机会跟算法工程师合作、深入算法原理和进行实现迭代
业务类型profit_center
工作生活
50较低
工作地点在青岛，生活成本适中。但JD未提及任何工作模式、弹性或WLB相关信息，工作强度未知。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
65中等
芯片设计是国家战略性产业，具有明确的技术价值感。在海信这样的行业头部企业工作，能直接参与量产产品的核心技术开发。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
Watch Jobs