台积电
System and Chip Design Solutions Engineer
System and Chip Design Solutions Engineer
发布于 5 小时前普通员工/个人贡献者
全职员工仅现场办公半导体设备工程
半导体设备工程
Ai/Hpc
Chip Design Solutions
Electronic Design Automation (Eda)
Heterogeneous 3Dic
Process Design Kit (Pdk)
Semiconductor Ip
System On Chip (Soc)
值不值得投
82综合评分
综合评分 82
顶尖半导体平台、前沿技术驱动、高成长性与高挑战并存
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
6.0万
比半导体设备工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
71 个在招 · 其中半导体设备工程 11 个
市场机会
选择面较广
新竹 · 半导体设备工程 · 约 160 个在招
职位详情
关于这个职位
该职位隶属于台积电研发部的设计与技术平台（DTP）团队，主要负责为AI/HPC、汽车及物联网等领域的先进SoC设计提供世界领先的设计解决方案
你需要协同顶级设计团队，推进PDK、IP核及EDA工具链的开发与应用，加速创新技术向芯片落地的转化
AI 洞察
优缺点分析
优点
- 身处全球半导体制造龙头的核心研发部门，接触最前沿的AI/HPC和3DIC技术
- 拥有极高的行业认可度和职业背书
- 技术迭代极快，对专业深度要求极高
- 具备扎实微电子/集成电路背景，追求技术极致，希望在半导体底层设计和工艺结合领域深耕的专业人士
缺点 / 挑战
- 工作节奏可能较快，需应对复杂的跨团队协作和技术攻关压力
角色解读
- 可向资深芯片设计专家、技术项目经理或半导体工艺整合方向晋升，成为行业内的顶尖技术人才
- 负责开发和优化用于先进SoC设计的工艺设计套件（PDK）和可重用IP模块
- 深入理解半导体制造工艺、熟悉电子设计自动化（EDA）工具流、掌握SoC架构及异构集成（3DIC）技术
申请策略
- 关注台积电在AI芯片和先进封装领域的最新动态，面试时展示对行业技术趋势的敏锐洞察
- 突出在SoC设计、PDK开发、IP核设计或EDA工具使用方面的具体项目经验，强调解决复杂技术问题的能力
- 加强对先进封装技术（如CoWoS、InFO）和异构集成的理解，熟悉主流EDA厂商（如Synopsys, Cadence）的最新工具特性
面试指南
- 采用STAR法则（情境、任务、行动、结果）详细阐述技术项目
- 结合理论原理与实际工程经验，展示解决问题的逻辑性和技术深度
- 请描述你参与过的最复杂的SoC设计项目及其挑战
- 你是如何优化PDK或IP核以提升设计效率的？
- 对于异构3DIC设计，你认为目前面临的主要技术瓶颈是什么？
- 请解释一下你对先进制程下信号完整性或功耗管理的理解
- 复习半导体物理基础、CMOS工艺原理及数字/模拟电路设计知识
- 准备1-2个体现技术创新和团队协作的详细案例
职位点评
薪资福利85
成长发展92
工作生活65
使命价值80
薪资福利
85较高
台积电作为上市巨头，提供具有竞争力的薪酬、完善的福利体系及股票激励，整体补偿水平在行业内处于领先地位。
薪资信号偏高 (4.5千–7.5万/月)
成长发展
92较高
该职位直接参与世界领先的AI/HPC和3DIC技术研发，接触最前沿的半导体工艺与设计方法学，技术成长空间极大。
技术前沿前沿/新兴技术
技术栈SoC、AI/HPC、PDK、IP、EDA、3DIC
业务类型profit_center
工作生活
65中等
台积电以严谨的管理文化和较高的工作强度著称，虽然提供稳定的工作环境，但WLB表现一般，需做好应对高强度工作的心理准备。
工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
80较高
通过推动芯片技术创新，间接赋能AI、汽车等关键领域，对社会进步和科技发展具有显著的正面影响力。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号creating revolutionary changes in daily life
创新程度开拓性创新（行业首创）
台积电 的其他在招职位
相似职位推荐
Watch Jobs