Watch Jobs
Cisco logo
思科
ASIC Engineering Technical Leader
立即应聘

ASIC Engineering Technical Leader

发布于 大约 15 小时前

普通员工/个人贡献者

Taipei, New Taipei, Taiwan
高级经验
全职员工
仅现场办公
本科
硬件工程
2.5D/3D
Co-Packaged Optics
Cowos
Dfm/Dfr
Fmea
Osat
信号完整性
半导体封装
基板制造

AI 估算 · 30k–50k

思科高级技术领导岗位，要求10年以上封装经验，台湾地区薪资水平较高，综合竞争力强。

职位详情

关于这个职位

作为思科ASIC工程技术 leader，您将主导先进封装技术的开发与验证，包括2.5D/3D集成、共封装光学等前沿方案

您需要与全球顶级供应商紧密协作，推动封装工艺和材料创新，确保产品在性能、可靠性及可制造性上达到业界领先水平

最低要求

机械工程、材料科学、物理或相关领域的学士/硕士/博士学位

年以上半导体封装与组装行业经验，具备领导技术项目或计划的证明能力
在先进封装技术开发与执行方面有成熟经验，如2.5D/3D工艺集成、异构集成、晶圆级封装及封装技术认证方法
全面了解先进CoWoS封装组装与制造流程
了解共封装光学和共封装铜的设计与工艺集成
有基板制造工艺、设计规则及高多层基板堆叠材料经验，包括多层核心技术及其对器件级电源和信号完整性的影响
有封装设计物理属性、材料选择及封装组装工艺优化经验，以控制翘曲、应力和热性能

工作职责

制定先进封装技术的测试载板策略和设计，采用2.5D/3D集成堆叠工艺

与领先的组装供应商合作，了解组装工艺、模块设计规则和要求
定义先进异构集成（包括共封装光学和共封装铜封装集成方案）的组装工艺集成与流程
制定全面计划以评估和认证新封装技术
与基板供应商紧密合作，评估新材料和设计规则，优化封装翘曲、应力和SI/PI性能，以推动产品基板物理设计与实现
与内部封装物理设计团队合作解决设计挑战，并利用DfM/DfR原则实施可行方案
与OSAT和基板供应商合作，解决大尺寸封装和大芯片掩模版尺寸组装、可靠性和板级贴装工艺的挑战

优先资格

精通先进问题解决方法（如8D、FMEA、统计过程控制）及数据分析技能

有效的沟通、演示和影响能力，能向不同受众清晰阐述技术概念
有组件级和板级封装可靠性经验
愿意学习和专业成长

AI 洞察

优缺点分析

优点

  • 思科品牌影响力大，参与前沿封装技术（如共封装光学），积累顶尖行业经验
  • 与全球顶级供应商紧密合作，拓展人脉与技术视野
  • 职位级别高，在技术决策中有话语权，成就感强
  • 技术复杂度高，需同时掌握多学科知识（物理、材料、工艺），学习曲线陡峭
  • 跨地域协作频繁，时差和文化差异可能带来沟通成本

缺点 / 挑战

  • 业务节奏快，需在有限时间内推动技术创新，压力较大
  • 适合有10年以上封装经验、热爱技术挑战、擅长跨团队协作的资深工程师或技术leader

角色解读

  • 从技术leader成长为封装技术专家或研发经理，领导更大规模的跨团队项目
  • 向技术总监或首席工程师发展，主导公司级先进封装战略
  • 横向拓展至芯片设计、系统集成或供应链管理，成为全栈硬件专家
  • 定义并验证先进封装技术路线，主导2.5D/3D集成、共封装光学等方案的测试与认证
  • 与全球顶尖供应商（如OSAT、基板厂）协作，解决封装工艺、材料及可靠性问题
  • 推动封装设计规则优化，平衡性能、成本与可制造性，确保产品顺利量产
  • 深入掌握半导体封装工艺（CoWoS、2.5D/3D、晶圆级封装）及相关物理机制
  • 具备基板设计、材料选择及DfM/DfR原则的实践经验
  • 熟练运用8D、FMEA等结构化问题解决方法及数据分析工具

申请策略

  • 研究思科AI基础设施产品路线，在面试中展现对业务方向的理解
  • 准备1-2个封装技术创新的案例，突出从概念到量产的推动过程
  • 突出在先进封装（2.5D/3D、CoWoS）项目中的具体贡献和成果
  • 强调与供应商合作解决工艺难题的案例，展示DfM/DfR实践经验
  • 列出领导技术项目的经验，包括方法论（如FMEA）和数据驱动决策
  • 补充共封装光学（CPO）相关知识和行业动态
  • 精进统计学分析能力（如JMP、Minitab）和DFSS方法论

面试指南

  • 对于技术类问题，采用STAR法则（情境-任务-行动-结果）组织回答
  • 逻辑性问题（如选择技术）可先列出关键指标，再比较权衡，最后给出建议
  • 合作类问题强调沟通技巧和利益平衡，用具体案例展示闭环能力
  • 请描述一个你主导的先进封装项目，如何解决2.5D集成中的翘曲或散热问题？
  • CoWoS和InFO在应用场景上有何差异？你如何选择合适的技术？
  • 你如何与基板供应商合作优化设计规则？举例说明
  • 解释FMEA在封装工艺开发中的应用步骤
  • 面对一款新封装技术，你如何制定认证计划？

职位点评

71
综合评分

行业巨头、前沿封装技术、高薪资潜力，但需现场办公且工作强度较高。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最适合追求技术精进和职业成长的资深封装工程师，对工作地点灵活性要求不高。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活50
使命价值60

薪资福利

75中等

思科为成熟跨国企业，提供有竞争力的薪资和福利（如年终奖、补充医疗），但JD未明确具体数字，薪酬信号为面议。对于10年以上经验的高级岗位，补偿性动机中等偏上。

薪资信号面议 (30K-50K/月)

成长发展

85较高

该职位涉及前沿封装技术（共封装光学、CoWoS），技术含量高，有明确的技术成长空间。思科提供全球资源和完善培训体系，发展性动机满足度高。

技术前沿前沿/新兴技术
技术栈2.5D/3D、CoWoS、共封装光学、异构集成、FMEA
业务类型ambiguous

工作生活

50较低

工作地点在台北/新北，需现场办公，且JD未提及弹性工时或远程政策。台湾半导体行业普遍工作强度较高，生活化动机有限。

工作模式仅现场办公
办公地点市区核心地段
加班情况未提及（无法判断）

使命价值

60中等

思科致力于网络基础设施创新，对AI时代的数据连接有重要意义，但JD未突出社会使命。行业处于高速增长赛道，但个人意义感中性。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

思科 的其他在招职位

相似职位推荐

Watch Jobs