Watch Jobs
Cisco logo
思科
ASIC Engineering Technical Leader
立即应聘

ASIC Engineering Technical Leader

发布于 大约 15 小时前

普通员工/个人贡献者

Taipei, New Taipei, Taiwan
高级经验
全职员工
仅现场办公
本科
硬件工程
Cowos
Dfm/Dfr
先进封装
共封装光学
半导体封装
基板设计
2.5D/3D集成
共封装铜
封装组装工艺

AI 估算 · 40k–70k

资深ASIC工程岗位，思科跨国企业，台北薪资水平，结合经验要求10年+，月薪范围合理

职位详情

关于这个职位

该职位是思科的高级ASIC工程技术负责人，专注于先进封装技术的开发与验证，包括2.5D/3D集成、CoWoS工艺、共封装光学等

您将与全球供应商和内部团队合作，推动创新封装解决方案，直接影响思科前沿产品的技术方向与成功交付

最低要求

机械工程、材料科学、物理学或相关领域的学士/硕士/博士学位

年以上半导体封装与组装行业经验，具备领导技术项目或计划的技能和经验
在先进封装技术开发和执行方面有经验，如2.5D/3D工艺集成、异构集成、晶圆级封装及封装技术鉴定方法
全面了解先进CoWoS封装组装和制造流程
良好的共封装光学和共封装铜设计与工艺集成理解
有基板制造工艺、设计规则和材料经验，适用于高层数基板叠层，包括多层核心技术及其对器件级电源和信号完整性的影响
有封装设计物理属性、材料选择及封装组装工艺优化经验，以优化封装翘曲、应力和热性能

工作职责

为先进封装技术（含2.5D/3D集成堆叠工艺）制定测试载体策略和设计

与领先的组装供应商合作，了解组装工艺、模块设计规则和要求
定义先进异构集成的组装工艺集成和流程，包括共封装光学和共封装铜封装集成方案
制定全面计划以评估和鉴定新的封装技术
与基板供应商密切合作，评估新材料和设计规则，优化封装翘曲、应力和SI/PI性能，以推动和提升产品基板物理设计与实施
与内部封装物理设计团队合作，解决设计挑战并使用DfM/DfR原则实施可行方案
与OSAT和基板供应商合作，开发针对大型封装和大芯片光罩尺寸组装、可靠性和板级贴装挑战的实际解决方案

优先资格

在高级问题解决方法论（如8D、FMEA、统计过程控制）和数据分析技能方面的专业知识

有效的沟通、演示和影响力技能，能够清晰地向不同受众阐述技术概念
组件和板级封装可靠性经验
愿意学习和专业发展

AI 洞察

优缺点分析

优点

  • 思科作为网络通信巨头，提供广阔的平台和全球资源，接触前沿封装技术
  • 职位技术含量高，能深度参与2.5D/3D、共封装光学等下一代技术，积累稀缺经验
  • 与顶级供应商合作，拓展行业人脉，职业前景优秀
  • 要求10年以上经验，门槛高，竞争激烈
  • 工作涉及多方协调（内部团队、供应商、OSAT），沟通复杂度高
  • 封装技术迭代快，需要持续学习，保持技术前沿

缺点 / 挑战

  • 适合在半导体封装领域有深厚积累、热爱技术挑战、善于跨团队协作的资深工程师

角色解读

  • 技术专家路线：深耕先进封装技术，成为公司内部该领域的首席专家
  • 管理路线：从技术领导转向团队管理，带领大型封装团队
  • 跨领域发展：结合光电子、系统架构等方向，进入更宏观的系统级设计领域
  • 制定先进封装技术的测试策略和设计方案，评估与鉴定新型封装技术
  • 与全球组装和基板供应商紧密合作，优化工艺参数和材料选择以解决翘曲、应力等问题
  • 领导和推动异构集成及共封装光学/铜等前沿封装方案的开发与落地
  • 深入掌握2.5D/3D先进封装工艺，特别是CoWoS等流程，以及异质集成技术
  • 熟悉基板制造、设计规则和材料特性，具备信号/电源完整性分析能力
  • 精通DfM/DfR原则，能解决量产中的组装、可靠性及板级工艺问题

申请策略

  • 面试前深入了解思科在AI时代的光互联、共封装技术布局
  • 准备一个完整的项目案例，展示从设计到量产的封装技术开发全流程
  • 突出先进封装项目经验，特别是2.5D/3D集成、CoWoS、异构集成等方向的具体成果
  • 强调与供应商合作的历史，以及解决复杂工艺问题的案例
  • 展示DfM/DfR应用实例，以及可靠性、量产导入的成功经验
  • 若缺乏共封装光学经验，可提前学习相关基础知识
  • 加强数据分析与问题解决方法论（如FMEA、8D）的熟练度

面试指南

  • STAR法则：描述情境、任务、行动和结果，突出技术深度和领导力
  • 问题解决逻辑：识别根本原因、分析影响、提出备选方案、验证效果
  • 请详细描述您参与的一个2.5D/3D封装项目，包括工艺集成、关键挑战和解决方案
  • 您如何评估和选择新的封装材料？请结合翘曲和应力优化
  • 解释CoWoS工艺的主要步骤和常见失效模式
  • 当供应商无法达到设计规则时，您如何推动问题解决？
  • 复习先进封装的技术细节，如CoWoS-S、CoWoS-L、2.5D中介层等
  • 准备2-3个与供应商或跨团队合作解决难题的案例

职位点评

73
综合评分

技术前沿、成长性高，但需要现场办公且工作强度可能较大

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最适合追求技术前沿、渴望在先进封装领域深耕的资深工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展90
工作生活50
使命价值70

薪资福利

75中等

思科作为全球顶级企业，薪资福利具有竞争力，但具体薪资未披露，且台湾地区相比一线城市可能略低，综合给予75分。

薪资信号未披露（AI估算：40K-70K/月）

成长发展

90较高

职位聚焦前沿先进封装技术，技术含量高，能接触行业最新趋势，成长空间大，但未明确提及晋升通道。

技术前沿前沿/新兴技术
技术栈2.5D/3D集成、CoWoS、异构集成、共封装光学、共封装铜
业务类型ambiguous

工作生活

50较低

工作地点在台北，通常为现场办公，未提及远程或弹性工作，且半导体行业工作强度较高，WLB一般。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

70中等

思科的影响力和技术对社会连接有贡献，但职位本身更偏技术实现，社会意义感中等。

行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术

思科 的其他在招职位

相似职位推荐

Watch Jobs