长电科技
版图设计工程师(J12053)
版图设计工程师(J12053)
发布于 9 天前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Eda工具
半导体工艺
寄生参数提取
版图设计
值不值得投
66综合评分
综合评分 66
高壁垒的模拟/数模混合版图岗、全流程流片经验含金量高，细节密集、地点仅到省需确认。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
1.7万
比芯片设计中位数低
发布情况
正常在招 · 9 天前发布
公司情况
这家公司招聘很活跃
约 190 个在招 · 其中芯片设计 4 个
市场机会
选择面较广
西安 · 芯片设计 · 92 个在招
职位详情
关于这个职位
长电科技的版图设计工程师岗位，负责芯片整体Floor Plan布局、模拟/数模混合信号电路模块级版图设计，与电路工程师协同优化性能、面积与寄生，完成DRC/LVS/ANT物理验证、寄生提取与Tapeout交付
要求电子类专业本科以上、3年以上版图设计经验并有实际tape out经历，适合EDA工具熟练的资深版图工程师
最低要求
电子类相关专业，本科或以上学历
年以上版图设计工作经验，有实际tape out经验
良好的沟通能力，积极主动的合作参与精神
熟悉半导体工艺以及器件结构，了解典型失效原理以及版图方面的预防对策
熟练使用EDA工具
工作职责
根据芯片规格，负责整体Floor Plan布局
跟踪维护相关工艺规则文件及库文件的更新
模拟或数模混合信号电路模块级的版图设计
与电路工程师合作，实现电路性能、面积和寄生等优化
完成版图物理验证，包括DRC、LVS、ANT等，完成寄生参数提取
Tapeout流程及JDV检查，编写版图设计报告
参与提供封装设计所需的芯片信息
优先资格
深度理解Foundry厂文件语法者优先
熟悉后端设计流程者优先
AI 洞察
优缺点分析
优点
- 模拟/数模混合版图属于高壁垒方向，实际tape out经验是市场硬通货
- 岗位贯穿布局、验证到流片交付全流程，能力体系完整
- 在封测企业做版图可深度接触封装协同设计，差异化的职业经历
- 版图工作细节密集，物理验证反复打磨，对耐心与细致度要求高
- 岗位集中在少数城市，地点 flexibility 有限
- 适合电子类专业、有3年以上版图设计与流片经验、细致耐心且熟悉半导体工艺的版图工程师
缺点 / 挑战
- tapeout节点前赶进度压力集中
角色解读
- 可向资深版图工程师、版图团队主管方向发展
- 也可延伸到后端设计全流程（P&R、时序收敛）成为后端设计专家
- 版图与封装协同经验在先进封装领域稀缺，与封测企业业务高度互补
- 从芯片规格出发负责整体Floor Plan布局，完成模拟/数模混合信号电路模块级版图设计
- 与电路工程师协同优化电路性能、面积与寄生效应
- 执行DRC、LVS、ANT等版图物理验证与寄生参数提取，走完Tapeout流程与JDV检查并输出设计报告，同时为封装设计提供所需芯片信息
- 需要3年以上版图设计经验与实际tape out经历
- 熟练使用EDA工具，深度理解Foundry厂文件语法者更佳
- 熟悉半导体工艺与器件结构，了解典型失效原理及版图预防对策
申请策略
- 面试前梳理完整的项目tape out经历与踩坑复盘
- 强调与封装设计的协同意识，这是封测企业版图岗的独特价值点
- 列出你完成tape out的芯片项目与工艺节点，写明模块类型（模拟/数模混合）与版图规模
- 展示DRC/LVS/ANT验证与寄生优化成果
- 列明熟练掌握的EDA工具（如Cadence Virtuoso等）
- 深化模拟版图的寄生匹配与对称性设计技巧
- 熟悉目标Foundry的PDK文件与规则手册
- 了解先进封装对版图的协同设计要求
面试指南
- 项目类问题按'规格-布局-验证-流片-复盘'主线展开
- 技术类问题结合具体参数与对策回答
- 协同类问题体现跨团队沟通与交付意识
- 请介绍你主导过的一次完整tape out经历与问题复盘
- 模拟版图中如何处理匹配性与寄生优化？
- DRC/LVS/ANT验证常见违规你如何排查？
- Floor Plan布局时你如何权衡面积、性能与走线？
- 如何为封装设计提供芯片关键信息？
职位点评
薪资福利65
成长发展74
工作生活55
使命价值65
薪资福利
65中等
JD未披露薪资与福利信息，高壁垒版图岗位在西安市场具有中上竞争力，但无明确承诺。
薪资信号未披露（AI估算：1.2千–2.2万/月）
成长发展
74中等
岗位覆盖布局、验证到流片全流程，模拟/数模混合版图技术纵深高，实际tape out经验积累价值显著，但JD未提及晋升通道。
技术前沿主流现代技术
技术栈版图设计、EDA、Tapeout、DRC/LVS/ANT、寄生参数提取
业务类型ambiguous
工作生活
55较低
JD未提及办公模式信息，版图设计以办公位作业为主，流片节点前节奏集中。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
65中等
集成电路设计属于国家重点发展产业，版图工作直接支撑芯片落地，JD未传递使命导向信息。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
长电科技 的其他在招职位
相似职位推荐
Watch Jobs