汇顶科技
社会招聘-校园招聘
社会招聘-校园招聘
发布于 9 天前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Dft
Eda工具
Sign Off
数字后端
时钟设计
脚本语言
值不值得投
65综合评分
综合评分 65
芯片数字后端设计岗，专业壁垒高、成长清晰，薪资未披露
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
2.3万
比芯片设计中位数高
发布情况
正常在招 · 9 天前发布
公司情况
这家公司招聘很活跃
23 个在招 · 其中芯片设计 9 个
市场机会
选择面较广
成都 · 芯片设计 · 90 个在招
职位详情
关于这个职位
汇顶科技招聘芯片数字后端（P&R）设计工程师，负责布局布线设计，参与sign off条件制定，熟悉时钟、复位结构与DFT设计，并与前端工程师紧密协作
适合电子类专业硕士毕业生进入芯片设计领域
最低要求
硕士及以上学历，电子类等相关专业
熟悉相关流程和优化原理
掌握相关脚本语言和EDA工具的使用
具备良好的沟通和协调能力，能够与海外团队无障碍沟通者优先
工作职责
负责芯片数字后端（P&R）设计工作
参与sign off 条件的制定，熟悉时钟、复位结构和DFT的设计
与中前端工程师充分沟通，确保完全理解对后端设计的要求
优先资格
能够与海外团队无障碍沟通者优先
AI 洞察
优缺点分析
优点
- 数字后端是芯片设计流程关键环节，专业壁垒高
- 覆盖sign off全流程，工程方法论完整
- EDA与脚本技能在行业内通用性强
- 后端迭代周期紧，tapeout前阶段强度较大
- 工艺节点演进要求持续学习新工具与新规则
- 与海外团队协作可能涉及时差沟通
- 适合电子类专业硕士、做事严谨细致并愿意深耕芯片物理设计的应届生
缺点 / 挑战
暂无明显挑战项
角色解读
- 从后端工程师成长为数字后端技术专家或后端团队负责人
- 可向低功耗设计、先进工艺节点方向纵深
- 也可转向芯片项目管理
- 承担芯片数字后端布局布线（P&R）设计
- 参与sign off条件制定，处理时钟、复位结构与DFT相关设计
- 与前端工程师持续沟通，确保后端实现满足设计要求
- 电子类硕士背景，掌握数字后端流程与优化原理
- 会使用EDA工具并掌握脚本语言
- 具备良好的沟通协调能力，能与海外团队协作者优先
申请策略
- 面试前了解公司芯片产品类型，准备一个后端流程各阶段的完整案例讲解
- 突出数字后端相关课题或流片经历
- 列出掌握的EDA工具与脚本语言及具体用途
- 说明对时钟树、DFT流程的理解程度
- 可提前熟悉主流后端EDA工具链与sign off标准
- 了解先进工艺节点的设计规则
- 练习英文技术沟通
面试指南
- 流程类问题按阶段顺序讲清输入输出
- 优化类问题说明指标、手段与验证闭环
- 影响类问题结合具体项目案例回答
- 请介绍数字后端P&R的完整流程
- 时钟树综合的关键指标有哪些，你如何优化
- sign off需要检查哪些项目
- DFT设计对后端实现有哪些影响
- 遇到时序违例你的修复思路是什么
职位点评
薪资福利62
成长发展76
工作生活55
使命价值58
薪资福利
62中等
JD未披露薪资福利，应届硕士在成都芯片设计岗待遇需面试确认，补偿性满足程度中等。
薪资信号未披露（AI估算：1.8千–2.8万/月）
成长发展
76中等
数字后端全流程经验专业壁垒高，覆盖sign off与DFT等关键环节，技术积累路径清晰，JD未明示晋升通道。
技术前沿主流现代技术
技术栈P&R、DFT、EDA工具、sign off
业务类型ambiguous
工作生活
55较低
JD未提及工作模式与加班信息，后端设计在项目冲刺阶段节奏可能偏紧，具体需面试确认。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
58较低
芯片设计有产业技术价值，但JD未呈现使命感内容，意义感为中性水平。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
汇顶科技 的其他在招职位
相似职位推荐
Watch Jobs