Silicon Design Engineer
发布于 1 个月前普通员工/个人贡献者
值不值得投
综合评分 72
先进制程ESD设计专家岗，技术成长性强，行业前景好，但办公模式与工作生活平衡需进一步确认。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
5.3万
比芯片设计中位数高
发布情况
长期在招 · 31 天前发布
公司情况
这家公司招聘很活跃
约 100 个在招 · 其中芯片设计 8 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 220 个在招
职位详情
关于这个职位
This role is for a Silicon Design Engineer specializing in electrostatic discharge (ESD) protection for advanced ASIC and FPGA applications. You will be involved in designing, verifying, and testing ESD protection circuits, leveraging simulation tools and collaborating with cross-functional teams to ensure robust chip reliability.
最低要求
Typically, the candidate will hold a degree in Electronic Engineering or a physical science and possess substantial relevant industry experience. This position requires a basic understanding of device physics, ESD protection principles, circuit design simulations/verifications, and silicon manufacturing processes. Familiarity with circuit simulation/verification tools, layout analysis, data interpretation, and device characterization is essential.
工作职责
Participate in ESD protection schemes in the advanced Si technologies
优先资格
Understanding of ESD design and protection strategies in advanced logic technologies (beyond 7nm)
AI 洞察
优缺点分析
优点
- 直接参与先进制程芯片设计，接触行业前沿技术，专业技能积累深厚
- 在全球领先的半导体公司工作，能获得系统化的技术训练和丰富的项目经验
- ESD是芯片可靠性的关键环节，专业方向明确且需求稳定
- 对专业知识深度要求高，需要持续学习最新的半导体工艺和设计技术
- 工作涉及大量仿真、测试和跨团队协调，需要严谨细致的工作态度和良好的沟通能力
- 在跨国企业环境中工作，可能需要适应多元文化和跨时区协作
- 对半导体物理和电路设计有浓厚兴趣，追求技术深度，并具备良好团队协作精神和严谨分析能力的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 可以深耕ESD设计领域，成为该细分方向的技术专家或高级工程师
- 横向发展，接触更广泛的芯片可靠性设计或集成电路设计其他模块
- 在积累了足够的项目经验与技术广度后，有机会领导更复杂的芯片设计项目或担任技术负责人角色
- 负责在先进制程（7nm以下）的ASIC和FPGA芯片中，设计并验证静电放电（ESD）保护电路
- 通过SPICE仿真、版图审查和数据分析，确保芯片在制造和测试中的ESD防护能力
- 参与ESD测试与测量，并与资深工程师及跨职能团队协作，利用PDK进行寄生参数提取与物理验证
- 扎实的器件物理、ESD保护原理及半导体制造工艺知识
- 熟练掌握Cadence Virtuoso、Calibre PERC等EDA工具进行电路仿真、版图分析与物理验证
- 具备SPICE仿真能力，能模拟ESD瞬态事件，并有良好的数据分析与解读能力
- 出色的团队协作与沟通能力，能够与跨职能团队有效合作
申请策略
- 在申请时，仔细研究AMD在先进计算、AI和数据中心领域的最新产品与技术方向，思考ESD设计如何在其中发挥作用
- 准备好讨论你过去处理过的具体技术挑战以及你是如何解决的
- 重点突出与ESD设计、SPICE仿真、EDA工具使用相关的项目经验或研究成果
- 清晰列出掌握的具体工具（如Cadence Virtuoso）和技能（如器件物理、版图分析）
- 强调在跨职能团队中解决复杂技术问题的经历，体现协作与沟通能力
- 如有与先进制程（特别是7nm及以下）相关的经验，务必明确说明
- 强化SPICE仿真，特别是针对ESD瞬态事件的仿真建模知识
- 深入学习行业标准EDA工具（Cadence、Calibre等）的高级功能和应用
面试指南
- 使用STAR（Situation-Task-Action-Result）法则描述项目经验，突出你的技术决策和解决问题的思路
- 分步骤阐述分析流程：检查仿真设置、验证模型参数、分析版图寄生效应、考虑工艺角变化等
- 结合具体项目，说明工具的使用场景、关键设置以及如何解读验证结果
- 强调主动沟通、明确共同目标、提供数据支持以及寻找折中方案的重要性
- 展示你对行业趋势的关注，并结合ESD原理分析可能的挑战和潜在的解决思路
- 请描述一个你参与过的最复杂的ESD保护设计或验证项目，你在其中扮演了什么角色？
- 当仿真结果与硅片测试数据不一致时，你会如何分析和排查问题？
- 你如何使用Calibre PERC或类似工具进行ESD相关的物理验证？
职位点评
薪资福利
薪资待遇处于市场水准，福利体系完善。但JD未明确薪资数字与具体福利项，需在面试中确认。
成长发展
该职位专注于芯片设计的特定且关键领域（ESD），技术深度明确，并处于先进制程前沿，有利于专业技能的深度积累和职业发展。
工作生活
工作地点位于台湾新竹科学园区，是典型的产业园区办公环境。JD未明确说明具体的办公模式和WLB政策，需进一步了解。
使命价值
作为全球半导体领先企业的一员，参与设计驱动高性能计算与AI的芯片技术，具有较高的行业影响力和技术使命感。
超威半导体 的其他在招职位