阿里巴巴
平头哥-DFP高级工程师/专家-成都
平头哥-DFP高级工程师/专家-成都
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic设计
Icc2
Redhawk
Tcl
Upf
低功耗设计
物理设计
电源完整性
值不值得投
81综合评分
综合评分 81
核心芯片设计岗，技术前沿、薪资丰厚、成长空间大，但流片期工作强度较高。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
5万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 3010 个在招 · 其中芯片设计 约 130 个
市场机会
选择面较广
成都 · 芯片设计 · 80 个在招
职位详情
关于这个职位
作为平头哥DFP（Design For Power）团队的高级工程师/专家，你将负责在先进工艺节点下开发世界级芯片的低功耗实现与EMIR签核方法论
你需要构建电源分配网络、定义EMIR签核标准，并与前端、封装及EDA供应商紧密合作，推动低功耗设计与验证的闭环，确保芯片按时流片
最低要求
电子工程（EE）或计算机科学（CS）本科及以上学历，具备物理设计经验
在EMIR分析和签核收敛方面具备出色的能力
具备先进工艺节点（12/7/5nm）低功耗设计实现的扎实背景
精通行业标准EDA工具，如Innovus/ICC2和Voltus/Redhawk
熟练使用Tcl、Python/Perl等脚本语言
工作职责
开发物理设计流程，包括构建电源分配网络、多电压和电源门控设计、功耗感知优化等
定义模块和芯片级的EMIR签核方法论，包括签核corner、分析条件、签核目标和标准等，进行热点/网格弱点研究并提供改进计划
与前端功耗团队紧密合作，进行功耗估算和全芯片功耗预算
与封装/PISI团队紧密合作，实现所有模拟/数字域的系统级IR收敛，并成为跨团队交付物的核心对接人
通过与设计/综合团队合作，优化芯片功耗结构和功耗意图，推动低功耗设计和验证闭环，以管理物理设计风险
与EDA供应商合作解决工具问题，推动设计收敛和签核的改进
主导全芯片EMIR签核，监控每个里程碑的EMIR状态并管理风险，以满足流片计划
推动硅片相关性分析，制定持续计划以优化时序/EMIR签核余量
从DFP角度提供PPA改进计划的指导，赋能物理设计工程师打造行业领先的芯片
优先资格
具备静态功耗验证和UPF经验者优先
具备ASIC设计流程开发经验者优先，最好对流程自动化有强烈意愿
具备系统级PI（电源完整性）和硅片测试经验者优先
AI 洞察
优缺点分析
优点
- 接触全球最前沿的半导体工艺节点，积累世界级大算力芯片的底层设计经验
- 依托顶尖平台，能够获得丰富的流片机会和海量算力资源，技术壁垒极高
- 需要频繁与前端、封装、EDA供应商等多方团队进行高强度沟通与博弈，对跨部门协调能力要求高
- 适合在芯片物理设计或功耗分析领域有深厚积累，追求极致技术深度并渴望参与顶尖芯片流片的资深工程师
缺点 / 挑战
- 作为核心签核环节负责人，在团队中具有较高的技术话语权与跨部门影响力
- 先进工艺节点的EMIR和功耗问题极其复杂，流片前需承担巨大的技术压力与风险排查工作
角色解读
- 纵向可晋升为首席专家或技术架构师，主导下一代先进工艺芯片的功耗与签核技术路线
- 横向可拓展至系统级电源完整性（PI）或芯片架构设计，成为跨领域的复合型技术领军人才
- 负责先进工艺节点（如7nm/5nm）芯片的物理设计流程开发，重点构建电源分配网络及低功耗优化
- 定义并执行模块级和芯片级的EMIR（电迁移与IR压降）签核方法论，确保芯片电源完整性与可靠性
- 跨部门协同前端、封装及EDA供应商，解决功耗与签核问题，保障芯片按时高质量流片
- 精通物理设计流程及低功耗设计实现，熟练掌握Innovus/ICC2、Voltus/Redhawk等主流EDA工具
- 具备扎实的EMIR分析与签核收敛能力，熟悉先进工艺节点（12/7/5nm）的电源完整性挑战
- 熟练使用Tcl、Python或Perl等脚本语言，具备流程自动化开发能力
申请策略
- 提前了解平头哥近期发布的玄铁系列或倚天系列芯片架构，在面试中展现对阿里自研芯片业务方向的深刻理解
- 重点突出在先进工艺节点（7nm/5nm）下的低功耗设计与EMIR签核项目经验，量化PPA优化成果
- 展示对Innovus/ICC2、Voltus/Redhawk等工具的深度使用经验，以及自定义脚本实现流程自动化的案例
- 强调跨团队协作能力，特别是与前端、封装团队及EDA供应商解决复杂signoff问题的经历
- 深入学习系统级电源完整性（PI）及硅片测试相关知识，补齐从设计到硅后验证的全链路认知
- 提升Python/Tcl脚本的高级编程能力，探索机器学习在功耗预测或热点分析中的自动化应用
面试指南
- 采用STAR法则：情境（先进工艺/复杂模块）-> 任务（EMIR超标/功耗预算紧张）-> 行动（分析热点、调整约束、优化网络、跨团队协同）-> 结果（成功收敛/按时流片/PPA提升）
- 技术深度+全局观：不仅回答具体的技术操作（如调整mesh密度、优化decap），还要体现对芯片整体架构和流片风险的全局把控
- 在先进工艺节点（如5nm）下，你是如何解决全芯片IR压降和电迁移问题的？请分享一个具体案例
- 请描述你构建或优化物理设计流程的经验，特别是针对低功耗和电源门控设计的优化策略
- 当EMIR签核遇到瓶颈且影响流片进度时，你如何与前端或封装团队协调并制定改进计划？
- 你在使用Voltus/Redhawk进行静态功耗验证时，遇到过哪些工具或方法论上的挑战？如何解决的？
- 复习先进工艺节点下电源分配网络（PDN）的设计原则及EM/IR的物理机制，准备1-2个自己主导的复杂signoff案例
- 了解阿里平头哥的业务布局及最新芯片产品，思考DFP团队在其中的核心价值与面临的挑战
职位点评
薪资福利85
成长发展90
工作生活60
使命价值85
薪资福利
85较高
专家级岗位薪资处于行业高位，且上市公司福利体系完善，结合成都生活成本，整体薪酬回报丰厚。
薪资信号偏高 (3.5千–6.5万/月)
成长发展
90较高
岗位涉及最前沿的先进工艺节点和世界级芯片设计，技术壁垒极高，能极大提升个人在半导体底层的核心竞争力。
技术前沿前沿/新兴技术
技术栈物理设计、低功耗设计、EMIR分析、电源完整性、Innovus、ICC2、Voltus、Redhawk、UPF、Tcl、Python、ASIC设计
业务类型ambiguous
工作生活
60中等
成都整体生活节奏较一线城市宜居，但芯片流片关键期及跨部门协同可能需要较高强度的工作投入，WLB情况视项目周期而定。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
85较高
参与自研世界级大算力芯片，打破底层技术壁垒，具有极高的行业使命感与技术成就感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs