PD Engineer

优缺点分析

角色解读

• 纵向晋升为资深工程师或技术专家，主导更复杂的芯片项目
• 横向转型至前端设计或验证岗位，拓展全流程视野
• 后期可转向技术管理岗位，带领团队完成芯片设计项目
• 负责芯片数字后端物理设计全流程，从Netlist到GDS的每个环节都需要亲力亲为
• 使用EDA工具进行布局布线和时序、功耗、信号完整性分析，确保芯片达到性能指标
• 完成物理验证如DRC、LVS等，确保设计能顺利tapeout并量产
• 精通数字后端设计流程，包括PR、STA、DRC、LVS、EMIR等关键技术环节
• 熟练掌握主流EDA工具（如Synopsys、Cadence）和脚本语言（Tcl/Python/Shell）
• 具备扎实的集成电路基础，熟悉DFT和低功耗设计结构
• 良好的逻辑思维和沟通协作能力，能与其他团队高效配合

申请策略

• 展现对芯片后端技术的热情和对细节的关注
• 了解地平线的AI芯片产品线，思考你的经验如何适配他们的项目
• 突出你主导或参与过的芯片tapeout项目，包括工艺节点、芯片规模、负责模块
• 详细列出掌握的EDA工具和脚本语言，并说明熟练程度
• 强调在时序收敛、功耗优化或物理验证方面的具体成果
• 如果对先进工艺（如7nm/5nm）不熟悉，建议提前了解相关Flow和挑战
• 加强Python脚本能力，自动化可以提升效率

面试指南

• 使用STAR法则：描述情境、任务、行动和结果，突出技术细节和量化成果
• 展示系统性的思考能力：先定位问题根因，再列出多种方案并权衡
• 请描述一个你处理过的时序收敛困难的案例以及如何解决的
• 在PR流程中，如何平衡功耗、性能和面积（PPA）？
• 解释一下电源完整性（IR drop）的分析方法和优化策略
• 你对低功耗设计中的多电压域（MV）和时钟门控有什么经验？
• 如何确保物理验证（DRC/LVS）的收敛？遇到违例如何处理？
• 复习数字后端核心概念，包括STA、功耗分析、IR drop等