芯片物理设计工程师

优缺点分析

角色解读

• 从物理设计工程师向资深后端专家发展，成为芯片PPA优化的大牛
• 可以转向芯片全流程架构师或项目负责人
• 随着芯片制程演进，先进工艺经验将更具价值
• 负责芯片从门级网表到GDS的物理设计全流程，包括布局布线、时钟树综合、时序收敛
• 进行功耗、性能和面积的优化，确保设计满足PPA目标
• 负责流片前的signoff检查，包括DRC/LVS、时序、功耗等验证
• 参与先进工艺导入，评估工艺演进对PPA的影响
• 扎实的数字电路基础和IC设计流程知识
• 掌握Verilog，熟悉静态时序分析（STA）概念
• 熟练使用Innovus或ICC2等布局布线工具
• 掌握Tcl/Perl/Python等脚本语言，具备自动化能力

申请策略

• 小米的招聘流程中可能有笔试，提前复习数字电路和STA基础
• 了解小米的芯片产品线（如澎湃系列）在面试中展现兴趣
• 突出物理设计相关项目经验，如完成过多次网表到GDS的流程
• 强调对Innovus/ICC2的熟练程度，以及脚本自动化能力
• 展示在时序收敛、功耗优化方面的具体成果（如PPA改善百分比）
• 如果有流片经验，务必醒目展示
• 如果对物理设计工具不熟，可提前学习Innovus或ICC2的教程和实验
• 加强Tcl/Python脚本能力，能够编写自动化流程

面试指南

• 回答技术问题时，先讲原理，再结合项目实例，按'问题-方案-结果'结构
• 对于开放性问题，展示你的思考逻辑和权衡能力
• 请描述一下你做过的一次布局布线流程中遇到的时序问题及如何解决的？
• 谈谈你对静态时序分析中setup/hold time的理解？
• 你如何优化一个设计的功耗？有哪些策略？
• 脚本在物理设计中有哪些应用？举例说明
• 你对先进工艺（如5nm/3nm）的物理设计有什么了解？
• 复习数字电路基础，特别是时序分析、时钟树综合