阿里巴巴
达摩院-高性能RISC-V CPU架构和集成专家/高级专家-计算技术
达摩院-高性能RISC-V CPU架构和集成专家/高级专家-计算技术
发布于 22 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Axi协议
Cpu架构
Risc-V
Rtl设计
Soc集成
Systemverilog
时序分析
芯片设计
值不值得投
75综合评分
综合评分 75
前沿RISC-V架构设计，高技术成长性与挑战性，薪资未披露，工作地点灵活但需现场办公
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
5.5万
比芯片设计中位数高
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
约 2790 个在招 · 其中芯片设计 约 110 个
市场机会
选择面较广
北京 · 芯片设计 · 约 150 个在招
职位详情
关于这个职位
该职位负责高性能RISC-V CPU子系统外围模块的架构定义、集成与验证
具体工作包括根据服务器CPU的调试、中断处理和内存管理场景，定义RISC-V Debug/Trace、AIA、IOMMU等模块的特性和架构，并完成RTL集成和测试点分解，确保芯片设计的完整性和可验证性
最低要求
软件开发背景：
精通C语言
了解Linux kernel，特别是Linux kernel中中断/内存管理模块
有kernel开发背景是加分项
体系架构能力:
熟悉RISC-V 指令集和体系结构
熟悉RISC-V标准中的debug、AIA、IOMMU中的至少一项，或者有X86/ARM架构下debug/中断/内存管理的设计/集成背景
熟悉AXI/AHB/APB协议
有Spec编写背景，能将Spec转化成芯片验证/测试点
逻辑设计能力:
精通Verilog/SystemVerilog ，有大规模SoC子系统集成背景
优秀的RTL问题定位能力
熟悉后端设计流程，具备编写时序约束和进行静态时序分析能力
工作职责
根据服务器CPU 调试场景，定义RISC-V Debug/Trace 特性和架构，并完成RTL集成和测试点分解
根据服务器CPU中断处理的软/硬件场景，定义RISC-V AIA模块的特性和架构，并完成RTL集成和测试点分解
根据服务器CPU内存管理的软/硬件场景，定义RISC-V IOMMU特性和架构，并完成RTL集成和测试点分解
AI 洞察
优缺点分析
优点
- 深度参与前沿RISC-V架构研发，技术积累稀缺且有价值
- 大平台资源丰富，能接触顶级芯片设计项目与协作环境
- 技术难度高，需同时具备软件、架构、逻辑设计多领域知识
- 需持续跟进RISC-V标准演进与行业技术动态
- 适合具备扎实芯片设计背景，对RISC-V架构有热情，喜欢解决复杂系统级问题的资深工程师
缺点 / 挑战
- 岗位技术挑战性强，有利于提升架构设计与系统集成综合能力
- 芯片研发周期长，项目压力较大且成果验证较慢
角色解读
- 技术专家路线：向首席架构师或技术Fellow发展，主导下一代芯片架构设计
- 管理路线：凭借技术深度转向技术团队管理，负责芯片研发项目
- 行业拓展：参与开源RISC-V生态建设，成为领域内有影响力的专家
- 负责高性能RISC-V CPU子系统（如调试、中断、内存管理）的架构定义与特性设计
- 完成关键模块的RTL集成与测试点分解，确保芯片设计符合规范
- 协同软硬件团队，将架构Spec转化为可验证的芯片实现方案
- 精通Verilog/SystemVerilog硬件描述语言，具备大规模SoC集成经验
- 深入理解RISC-V指令集架构及Debug/AIA/IOMMU等标准模块
- 熟悉Linux内核中断与内存管理机制，能进行软硬件协同设计
- 掌握AXI/AHB/APB等总线协议，具备时序约束与静态时序分析能力
申请策略
- 提前研究阿里达摩院在RISC-V领域的公开成果与专利，了解技术方向
- 准备一个完整的芯片模块设计案例，涵盖从Spec到验证的全流程
- 面试中可主动讨论RISC-V生态趋势，体现技术视野与思考深度
- 突出RISC-V或CPU相关项目经验，详细描述模块设计与集成工作
- 强调Verilog/SystemVerilog编码能力及大规模SoC集成案例
- 展示对Linux内核中断/内存管理的理解或相关开发经历
- 提供Spec编写或测试点分解的具体成果与方法论
- 深入学习RISC-V Debug/AIA/IOMMU标准规范，掌握最新特性
面试指南
- 采用‘背景-行动-结果’框架，结合过往项目具体说明设计决策与技术权衡
- 强调系统思维，展示如何平衡性能、面积、功耗等多维度约束
- 突出问题解决过程，从现象分析到根本原因定位再到方案实施的逻辑链条
- 如何设计一个RISC-V处理器的Debug/Trace模块？请描述关键架构考虑点
- 当IOMMU集成出现时序违例时，你会如何定位和解决？
- 请举例说明如何将中断处理Spec转化为具体的验证测试点
- 如何确保AIA模块在多核服务器CPU中的可扩展性？
- 系统复习RISC-V架构规范（特别是特权级、中断、内存管理章节）
职位点评
薪资福利70
成长发展90
工作生活60
使命价值80
薪资福利
70中等
职位薪资信息未披露，但基于高级技术专家岗位性质及一线城市定位，预期具有市场竞争力的薪酬水平。
薪资信号未披露（AI估算：4千–7万/月）
成长发展
90较高
该岗位聚焦前沿RISC-V架构设计，技术挑战性强，提供深度技术积累与创新实践机会，对专业成长驱动显著。
技术前沿前沿/新兴技术
技术栈RISC-V、Verilog、SystemVerilog、Linux kernel、SoC集成、RTL设计
业务类型ambiguous
工作生活
60中等
工作地点为多城市可选，但JD未明确办公模式，芯片设计岗位通常需现场办公，工作与生活平衡情况需结合团队具体评估。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
参与高性能RISC-V CPU这一自主创新架构的研发，具有技术开拓性，对推动国产芯片发展有潜在意义。
行业发展高速增长赛道
社会影响中性/一般
创新程度开拓性创新（行业首创）
Watch Jobs