阿里巴巴
达摩院-高速模拟电芯片专家-先进互联
达摩院-高速模拟电芯片专家-先进互联
发布于 4 小时前普通员工/个人贡献者
全职员工仅现场办公模拟电路设计工程师
模拟电路设计工程师
Serdes
Sige Bicmos
射频电路
模拟Ic设计
高速信号完整性
Tia设计
硅光互联
值不值得投
81综合评分
综合评分 81
顶尖大厂、前沿硅光技术、超高薪资、高技术挑战、工作强度大
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
参考估算薪资
根据职位描述推断，供对比参考
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 4820 个在招
职位详情
关于这个职位
负责高速光互联芯片（如CPO/NPO）中Driver和TIA等关键模拟电路的架构定义与晶体管级设计
需精通低噪声宽带放大、阻抗匹配及稳定性补偿技术，完成从仿真验证到流片测试的全流程，确保芯片在100G-400G速率下的高性能指标
最低要求
经验：5年以上高速模拟IC设计经验，至少2年以上driver和TIA或高速接收设计经验
工艺：熟练掌握SiGe BiCMOS工艺（fT > 300 GHz），了解InP HBT、先进CMOS工艺
工具：精通Cadence Virtuoso、Spectre仿真、Calibre物理验证，熟悉ADS、HFSS等工具
核心能力：深入理解drive和低噪声放大器设计、宽带匹配技术、稳定性补偿（Miller、Cascode、TIA环路稳定性）
协议标准：熟悉IEEE 802.3以太网标准、OIF CEI接收端规范、SerDes接收端架构
良好的英文读写能力（阅读datasheet、撰写设计文档、参与国际会议）
跨团队协作能力：与光学、封装、数字、系统、测试团队高效配合
工作职责
高速driver和TIA前端的架构定义与晶体管级设计（RGC、共栅、分布式TIA等拓扑）
低噪声宽带放大电路设计，优化输入等效噪声电流密度（目标 < 10 pA/√Hz）
集成可变增益放大器（VGA）和连续时间线性均衡器（CTLE），扩展动态范围
设计输出驱动级（Output Buffer），匹配50Ω/100Ω负载等，驱动后级ADC或DSP
完成driver与光子芯片，光电探测器（PD）与TIA的协同设计：寄生电容建模、带宽优化、稳定性分析
EM仿真与封装寄生参数提取，确保芯片在wire-bond / flip-chip封装下的性能一致性
主导lab characterization：driver和TIA增益/带宽/噪声/灵敏度的全面测试，与仿真结果对标
配合系统团队完成高速driver和TIA接收端链路BER测试（含FEC后误码率验证）
优先资格
具备高速driver和TIA联合设计经验（高压偏置、温度补偿、AGC环路设计）
具备分布式TIA（Distributed TIA）设计经验，用于超宽带（>80 GHz）应用
熟悉相干接收前端设计（Coherent TIA / Balanced Detector TIA）
具备driver和TIA + ADC接口优化经验（SNR联合优化、ADC driver设计）
有CPO/NPO/OIO场景下的driver和TIA及光子芯片混合集成封装设计经验
具备Verilog-A建模能力，支持系统级接收端链路仿真
AI 洞察
优缺点分析
优点
- 处于硅光互联（CPO/NPO）最前沿赛道，技术壁垒极高，行业稀缺人才
- 技术难度极大，对底层物理机制和电路设计功底要求极高
- 需要频繁跨部门协作（光学、数字、封装等），沟通成本高
缺点 / 挑战
- 依托阿里达摩院平台，拥有顶级算力与资金支持，接触业界最先进的制程与设计挑战
- 工作节奏快，面临严格的流片节点压力
- 拥有深厚模拟IC设计功底，对高速信号处理有强烈兴趣，追求技术极致，能承受高强度研发压力的资深工程师或专家
角色解读
- 可向首席模拟架构师、技术专家（Staff/Principal Engineer）方向发展，或在光互联、AI芯片互连等前沿领域成为行业领军人物
- 也可转向技术管理岗位，带领芯片研发团队
- 负责高速光通信芯片中Driver和TIA等核心模拟电路的架构设计与晶体管级实现
- 进行低噪声、宽带放大电路的设计与优化，解决信号完整性与稳定性问题
- 主导芯片的仿真、流片测试及系统级链路验证
- 精通高速模拟IC设计，特别是SiGe BiCMOS工艺下的Driver/TIA设计
- 熟练掌握Cadence、Spectre、HFSS等EDA工具
- 深入理解SerDes架构、IEEE 802.3/OIF标准及光电协同设计原理
申请策略
- 准备详细的技术案例，说明如何解决特定的设计难题（如噪声抑制、带宽扩展）
- 展现良好的英文技术文档撰写与交流能力，因为该岗位涉及国际标准与全球协作
- 突出展示在高速Driver/TIA设计中的具体成果，如实现的速率（100G+）、噪声指标、功耗数据等
- 强调在SiGe BiCMOS工艺上的实战经验及解决复杂稳定性问题的能力
- 列出参与的知名项目或发表的顶级论文/专利
- 深化对硅光集成、光电协同设计的理解
- 提升系统级仿真能力，掌握Verilog-A建模以支持链路级验证
- 关注最新的光互联标准（如800G/1.6T SerDes）
面试指南
- 使用STAR法则（情境、任务、行动、结果）描述项目经历，重点突出技术决策的依据、量化指标的提升以及个人在其中的独特贡献
- 对于理论问题，结合物理机制与电路原理进行深入剖析
- 请详细描述你设计过的一个最复杂的TIA或Driver电路，包括架构选择、关键指标达成过程及遇到的挑战
- 在SiGe BiCMOS工艺下，如何优化TIA的输入等效噪声电流密度？有哪些权衡？
- 如何处理高速模拟电路中的稳定性问题？请举例说明你使用的补偿技术
- 如何评估和优化Driver与光子芯片之间的阻抗匹配与寄生影响？
- 你对CPO/NPO未来的发展趋势有何看法？该技术面临的主要挑战是什么？
- 复习高速模拟电路设计经典教材（如Gray/Meyer）
职位点评
薪资福利92
成长发展95
工作生活45
使命价值80
薪资福利
92较高
作为阿里达摩院的专家级岗位，提供极具竞争力的薪酬包，包含高额底薪、股票期权及年终奖，远超市场平均水平。
薪资信号偏高 (8.0千–15.0万/月)
成长发展
95较高
处于硅光互联这一前沿技术领域，能接触到业界最先进的工艺和设计方法，技术成长空间巨大，职业天花板极高。
技术前沿前沿/新兴技术
技术栈CPO、NPO、OIO、SiGe BiCMOS、Driver、TIA、SerDes、Cadence Virtuoso、Spectre、HFSS
业务类型profit_center
工作生活
45较低
互联网大厂核心研发部门通常工作强度较大，虽然可能有弹性工作制，但项目节点压力大，加班现象普遍，WLB一般。
工作模式未明确
办公地点市区核心地段
加班情况未提及（无法判断）
使命价值
80较高
致力于突破高速数据传输瓶颈，推动下一代数据中心和AI基础设施的发展，具有显著的行业价值和技术使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度开拓性创新（行业首创）
阿里巴巴 的其他在招职位
相似职位推荐
Design Engineer (New Grad)
芯源系统 · 新竹市
AI 估算 · 2.5–4.0万7 小时前发布
Design Engineer (New Grad)
芯源系统 · 台北市
AI 估算 · 4.5–7.0万7 小时前发布
Design Engineer (New Grad)
芯源系统 · 新竹市
AI 估算 · 4.5–7.0万7 小时前发布
Intern for analog circuit design
楷登电子 · 北京市
AI 估算 · 6.0千–1.0万7 天前发布
Intern for analog circuit design
楷登电子 · 北京市
AI 估算 · 8.0千–1.5万8 天前发布
Sr. / Staff Analog Design Engineer(J11953)
豪威集团 · 成都市
AI 估算 · 2.5–4.5万8 天前发布
2027校招-模拟电路设计工程师
海光信息 · 苏州市
AI 估算 · 3.0–6.0万13 天前发布
社会招聘-校园招聘
汇顶科技 · 深圳市
AI 估算 · 1.8–3.2万16 天前发布
Watch Jobs