浪潮
封装设计工程师
封装设计工程师
发布于 大约 8 小时前普通员工/个人贡献者
苏州市
中级经验
全职员工
仅现场办公
本科
硬件工程
信号完整性
EDA工具
封装设计
DFM
先进封装
2.5D封装
Tgv/Tsv
中介层
基板
AI 估算 · 15k–25k
先进封装方向薪资较高，苏州地区中级工程师市场水平约15-25k，大公司通常有13薪。
职位详情
关于这个职位
该职位负责先进封装方案的全过程设计，包括中介层和基板的叠层结构、RDL布线及I/O扇出规划
与仿真团队协同验证电气热力性能，参与DFM评审并跟踪制造工艺
适合具备封装设计经验、精通EDA工具的硬件工程师
最低要求
本科及以上学历，微电子、材料科学、电子封装等相关专业
精通中介层叠层结构设计及RDL设计规范
熟悉信号完整性、DFM基本原则及封装可靠性约束
具备出色的跨团队沟通协调能力，能与封装版图、仿真工程师及封装厂有效对齐设计参数
熟练使用封装设计EDA工具
具备英文技术文档读写能力，能阅读封装厂英文工艺规范
工作职责
负责中介层与基板的封装方案设计，覆盖叠层结构、材料选择、RDL布线规则制定、TGV/TSV通孔布局及I/O扇出规划的全过程
确保接口的物理对准精度与电气匹配参数满足键合工艺及高速信号传输需求
与物理场仿真工程师协同，验证设计方案的电气-热-力特性
参与DFM评审，确保设计满足封装厂工艺窗口要求
独立完成从中介层材料选择到完整版图生成的全过程设计
跟踪设计方案在制造阶段的实现情况，识别并处理工艺偏差，输出叠层结构规格文档与设计评审报告
优先资格
有2.5D中介层或先进封装项目完整设计经历者优先
AI 洞察
优缺点分析
优点
- 涉及先进封装技术（2.5D/3D），技术前沿，积累核心技能
- 浪潮作为大公司，平台稳定，有完善培训体系
- 与跨团队协作，提升综合能力
- 工作地点可能在苏州，需适应
- 封装设计对精度要求高，需细心和耐心
- 需与封装厂频繁沟通，可能存在出差
- 适合具备微电子或封装背景、对先进封装技术有热情、注重细节的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 向资深封装设计专家发展，掌握更先进封装技术（如3D封装、Chiplet）
- 可转向封装仿真或设计管理岗位
- 在半导体行业有广阔发展空间，从设计到工艺均可深入
- 负责中介层与基板的封装方案设计，包括叠层结构、材料选择、RDL布线规则等
- 与物理场仿真工程师协同验证电气-热-力特性
- 参与DFM评审，跟踪制造阶段工艺偏差，输出设计文档
- 精通中介层叠层结构设计及RDL设计规范
- 熟悉信号完整性、DFM及封装可靠性约束
- 熟练使用封装设计EDA工具
- 具备英文技术文档读写能力和跨团队沟通协调能力
申请策略
- 了解浪潮在计算领域的封装技术方向
- 提前准备英文技术面试
- 突出先进封装项目经历，尤其是2.5D中介层设计经验
- 展示使用EDA工具（如Cadence Allegro, Mentor Graphics）的熟练度
- 强调信号完整性和DFM知识
- 可附上设计案例或项目成果
- 补充热仿真或物理场仿真工具使用经验（如ANSYS）
- 深入学习封装可靠性测试标准
面试指南
- 使用STAR方法描述项目经验
- 从设计规范出发，结合仿真验证
- 强调跨团队协作和问题解决能力
- 请描述一个你主导的2.5D中介层设计项目
- 如何确保RDL布线满足信号完整性要求？
- 解释DFM中常见的工艺偏差及如何避免
- 复习封装设计理论基础，包括材料特性和热力学
- 准备2-3个案例分析
职位点评
70
综合评分
技术前沿的封装设计岗，成长空间大，但薪资面议且现场办公。
更适合这类人
适合追求技术成长、对先进封装感兴趣的工程师，薪资需面试确认。
表现最好
成长发展
相对薄弱
薪资福利
薪资福利60
成长发展85
工作生活70
使命价值65
薪资福利
60中等
薪资面议，但浪潮作为上市大公司，薪资水平应有竞争力，具体需面议确定。
薪资信号面议 (15K-25K/月)
成长发展
85较高
先进封装是热门方向，技术含量高，能积累核心竞争力，且有跨团队协作。
技术前沿前沿/新兴技术
技术栈2.5D封装、中介层、RDL、TGV/TSV、信号完整性、DFM、EDA工具
业务类型ambiguous
工作生活
70中等
苏州现场办公，未提及弹性工作，但大公司通常有标准工时。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
65中等
先进封装助力科技发展，有一定意义，但非直接社会价值。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs