地平线
【地瓜机器人】AI SoC 高级芯片架构师（存储技术方向）
【地瓜机器人】AI SoC 高级芯片架构师（存储技术方向）
发布于 2 天前普通员工/个人贡献者
北京市 / 西安市
专家级经验
全职员工
仅现场办公
硕士
硬件工程
Ai Soc
Dft
Ppa优化
Systemc
先进封装
存储架构
存算一体
3D Dram
3D Ic
AI 估算 · 60k–90k
高级芯片架构师，10年+经验，AI芯片热门，地平线上市，北京/西安，月薪60k-90k合理，14薪
职位详情
关于这个职位
该职位是地平线AI SoC高级芯片架构师，专注于存储技术方向，负责定义3D DRAM堆叠架构、存算一体架构，并优化PPA
你将主导从架构设计到量产落地的全流程，与算法、设计、封装等团队紧密协作，推动AI芯片存储子系统的技术突破
适合有10年以上芯片架构经验、精通DRAM和3D集成的资深专家
最低要求
微电子、电子工程、计算机架构等相关专业硕士及以上学历，10年以上芯片架构设计经验
至少主导过2款高性能计算芯片或AI芯片的存储子系统/SoC顶层架构设计，并成功流片量产
必须具备HBM、GDDR、LPDDR或3D DRAM存储控制器与PHY架构的实战设计经验
深入理解计算机体系结构，精通DRAM协议与内部时序、DDR PHY架构及AI加速器的数据流特性
熟悉3D IC设计流程、TSV建模、多物理场仿真及2.5D/3D先进封装技术
掌握SoC级功耗与性能评估方法，熟练运用SystemC、Python或Perl进行架构探索与建模
具备存储系统DFT设计经验，熟悉存储容错、老化测试与可靠性验证机制
战略思维与沟通力：能够从产品商业落地角度审视技术选型，具备极强的跨部门、跨地域沟通与决策推动能力
对存储技术趋势保持敏锐嗅觉，能够在技术模糊地带引领团队找到可工程化落地的解决方案
工作职责
存储与计算融合架构定义：主导AI SoC中3D DRAM堆叠架构的顶层设计，定义Logic Die与DRAM Die的垂直互连方案、带宽分配及物理布局规划
负责存算一体/近存计算架构在高性能AI芯片中的落地，设计融合3D DRAM/PIM与先进封装的异构集成
核心技术攻关与PPA优化：攻克3D堆叠存储架构中的关键挑战，包括但不限于：多Die间的信号/电源完整性（SI/PI）、热密度管理、TSV可靠性及堆叠应力分析
主导存储子系统功耗架构设计，制定针对AI工作负载的动态功耗管理策略及低功耗状态机
权衡并优化架构的性能、功耗与面积（PPA），利用C/SystemC/Python进行架构级性能建模与数据流仿真
先进存储器件与可靠性设计：负责存储系统可靠性架构设计，包括但不限于ECC纠错策略、坏块管理与冗余修复方案
可测性设计与硅后验证：协同DFT团队定义3D堆叠架构的可测试性策略，解决多Die堆叠下的测试访问、探针测试与Known Good Die筛选问题
参与硅后调试与验证工作，通过性能计数器与功耗分析工具闭环评估存储架构的实际表现
跨团队协同与文档规范：与算法/软件团队紧密协作，优化AI算子（如Transformer/CNN）在存储架构上的数据流映射，提升系统级能效比
指导前端设计、物理设计及验证团队实现架构方案，编写清晰、严谨的架构规格说明书与微架构设计文档
优先资格
有先进工艺节点（7nm及以下）的流片经验，特别是涉及逻辑-存储3D堆叠工艺者
在ISSCC、VLSI、IEEE JSSC/TCAS等顶会或期刊发表过存储架构、3D集成或存内计算相关论文/专利
AI 洞察
优缺点分析
优点
- 地平线作为上市公司，平台资源丰富，产品落地场景明确，商业价值高
- 与算法、设计、封装等多团队协作，综合能力提升快
- 技术复杂度极高，需要同时精通存储、封装、物理设计等多个领域
- 跨团队沟通协调工作量大，需具备战略思维和推动力
- 适合拥有10年以上芯片架构经验、精通存储子系统且对3D集成有浓厚兴趣的技术专家，具备出色的跨团队沟通和问题解决能力
缺点 / 挑战
- 参与AI芯片最前沿的3D DRAM堆叠和存算一体架构设计，技术挑战大、积累深
- 芯片流片周期长，压力大，需要承担从定义到量产的全流程责任
角色解读
- 在高端AI芯片领域持续深耕，成为存储架构方向的顶级专家
- 向SoC系统架构师或技术总监方向发展，主导更大规模的芯片架构定义
- 积累3D集成与存算一体前沿经验，跨界进入新兴计算架构研究领域
- 主导AI SoC中3D DRAM堆叠架构的顶层设计，包括垂直互连、带宽分配和物理布局
- 攻克3D堆叠存储架构的SI/PI、热密度、TSV可靠性等关键挑战，优化PPA
- 使用C/SystemC/Python进行架构级性能建模与数据流仿真，评估存储子系统
- 协同DFT团队定义可测试性策略，参与硅后调试与验证，闭环评估架构性能
- 精通DRAM协议与内部时序、DDR PHY架构及AI加速器数据流特性
- 熟悉3D IC设计流程、TSV建模、多物理场仿真及2.5D/3D先进封装技术
- 掌握SoC级功耗与性能评估方法，熟练使用SystemC、Python或Perl进行架构建模
- 具备存储系统DFT设计经验，熟悉ECC、坏块管理、老化测试等可靠性机制
申请策略
- 在面试中准备以往项目的详细技术案例，尤其是遇到的设计挑战和解决方案
- 提前了解地平线Roadmap和AI芯片产品，展现对存储技术趋势的理解
- 突出主导过至少2款高性能芯片存储子系统设计并流片量产的经历
- 详细描述在HBM/GDDR/3D DRAM控制器及PHY架构方面的实战项目
- 列出在PPA优化方面的量化成果，如功耗降低、性能提升等具体数据
- 强调在顶会或期刊发表的论文/专利，特别是3D集成或存内计算相关
- 深入学习3D IC设计流程和TSV建模工具，如Ansys、Synopsys相关工具
- 加强SystemC架构建模能力，练习构建复杂数据流仿真平台
面试指南
- 对于项目经验类问题，使用STAR法则：情境、任务、行动、结果，突出个人贡献和量化效果
- 对于技术原理类问题，先阐述基础概念，再结合实际项目举例，展示深度理解
- 对于趋势类问题，表明对前沿技术的跟踪，并结合公司产品方向提出个人见解
- 请描述你主导过的一款芯片存储子系统架构，包括关键设计约束和权衡
- D DRAM堆叠中SI/PI和热管理的主要挑战是什么？你如何解决？
- 如何评估和优化AI SoC中存储子系统的PPA？给出具体方法
- 请解释你如何平衡存算一体架构的性能增益和实现复杂性
- 你对未来存储技术（如CXL、近存计算）在AI芯片中的应用有何看法？
职位点评
66
综合评分
AI芯片存储架构前沿岗位，技术成长性强，薪资优厚，但工作强度大、灵活性低。
更适合这类人
适合追求技术深度和前沿创新的芯片专家，不在意高强度工作和固定办公模式。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活30
使命价值60
薪资福利
85较高
薪资水平较高，上市公司福利较好，但JD未明确具体薪资和福利，估算在市场中上水平。
薪资信号未披露（AI估算：60K-90K/月）
成长发展
90较高
技术前沿性极强，涉及3D DRAM、存算一体等新兴领域，成长空间大，但JD未明确晋升路径。
技术前沿前沿/新兴技术
技术栈3D DRAM、存算一体、3D IC、TSV、先进封装、SystemC、Python、DFT、HBM、DDR
业务类型ambiguous
工作生活
30较低
工作地点为北京/西安，仅现场办公，JD无WLB相关表述，高强度芯片设计节奏。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
60中等
AI芯片行业高速增长，技术对社会智能化有积极推动作用，但社会影响力非直接。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs