楷登电子
Lead Design Engineer
Lead Design Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic设计
Dft
Pcie
Rtl设计
Usb
低功耗设计
微架构
物理Ip
值不值得投
83综合评分
综合评分 83
外企核心IP研发团队，技术前沿且成长空间大，注重员工关怀，适合追求技术卓越的资深前端设计工程师。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
4.8万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
93 个在招 · 其中芯片设计 20 个
市场机会
选择不多
南京 · 芯片设计 · 8 个在招
职位详情
关于这个职位
该职位负责先进物理IP（如USB4、PCIe等）的前端设计工作，从架构到RTL实现，并与验证、模拟、后端等全球团队合作完成高质量IP交付
适合具备5年以上ASIC设计经验、熟悉高速串行接口标准的资深技术专家
最低要求
电子/计算机工程或相关专业硕士/学士学位
年以上相关行业工作经验
年以上ASIC设计角色经验，用于交付先进IP和/或ASIC/SOC产品
深入了解设计架构、RTL设计/验证和ASIC端到端方法学的最佳实践和流程
了解一种或多种行业串行标准，如USB、DP、PCIe、以太网等
理解模拟混合信号、SI/PI、硅后验证的基础知识，以及物理接口IP及其典型应用的系统视角
具备“One Team”心态，热衷于创新并具有积极的态度
具备强大的中英文跨职能沟通技巧
自我驱动，高度积极
工作职责
作为IP前端设计团队的核心贡献者和资深技术工程师，重点关注高性能消费类PHY（包括eUSB2v2、USB4-PHY、PCIe、ONFI、eDP/DP、SATA等）
推动从架构到微架构再到RTL的实现，并在整个设计过程中不断完善功能/需求
理解综合、约束生成、电源管理和DFT
理解低功耗设计和特性（电源岛、状态保持、隔离等）
与数字验证团队合作，指定覆盖率点、测试策略、边界条件、激励创建以及FPGA/Palladium测试
与项目管理办公室密切合作，与南京及全球多个地区的各种技能组（包括模拟、版图、后端、固件、实验室启动/验证、硅前/硅后产品工程）协作，高质量地完成IP交付
与更广泛的工程和IP交付/发布团队合作，开发和使用基础设施，将IP集成到子系统中，并为客户发布进行QA
优先资格
具有先进工艺节点下高速串行接口链路IP的直接经验
了解多种编程语言，如System Verilog、Python、C/C++等
了解嵌入式微控制器或DSP的使用及固件(FW)
有使用各种楷登电子(Cadence) ASIC设计工具的经验
AI 洞察
优缺点分析
优点
- 接触行业最前沿的高速接口IP技术（如USB4、PCIe），技术壁垒高，核心竞争力强
- 外企文化，注重员工身心健康与职业发展，提供多元学习机会
- 与全球顶尖科技公司合作，参与改变世界的电子产品研发，行业影响力大
- 先进工艺节点和高速接口设计的技术难度大，需要持续学习以保持技术领先
- 适合具备扎实ASIC前端设计功底、对高速接口协议有深入研究，且具备良好英语沟通能力的资深IC设计工程师
缺点 / 挑战
- 需要与全球多个时区的团队频繁沟通协作，对英语能力和跨文化沟通要求较高
角色解读
- 从资深前端设计工程师向技术专家（Principal Engineer）或架构师方向发展
- 也可转向IP产品线管理或全球技术团队负责人，拓宽技术与管理视野
- 负责高速串行接口（如USB4、PCIe等）物理层IP的前端架构到RTL实现
- 与验证、模拟、后端及全球团队跨职能协作，确保IP高质量交付
- 参与低功耗设计、DFT及硅后验证支持，推动产品从概念到量产
- 精通RTL设计、ASIC端到端方法学及System Verilog等语言
- 熟悉USB、PCIe等高速串行接口标准及低功耗设计技术
- 具备优秀的中英文跨团队沟通能力与自我驱动力
申请策略
- 了解Cadence在物理IP领域的市场地位及核心产品线，准备好用英文进行技术面试和日常沟通的模拟
- 突出在USB、PCIe等高速串行接口IP前端设计的具体项目经验及量产成果
- 强调在低功耗设计、DFT及跨职能团队协作中的实际贡献与PPA优化指标
- 展示中英文双语工作能力及外企或跨国项目合作经验
- 深入学习最新的高速接口协议标准（如USB4、PCIe Gen5/6）及物理层架构
- 提升System Verilog、Python等脚本语言在自动化验证和流程优化中的应用能力
面试指南
- 采用STAR法则（情境、任务、行动、结果），重点突出技术深度、解决问题的逻辑以及跨团队协作的沟通技巧
- 对于低功耗或时序优化问题，结合具体的PPA（性能、功耗、面积）指标进行量化说明，展现工程落地能力
- 请详细描述你参与过的最复杂的高速接口IP（如USB/PCIe）前端设计项目，你解决了哪些关键技术难题？
- 在低功耗设计中，你是如何处理电源岛、状态保持和隔离等特性的？
- 当RTL设计遇到时序或面积瓶颈时，你通常的优化策略是什么？
- 请分享一次你与全球跨职能团队（如模拟、验证团队）解决重大分歧或技术难题的经历
- 复习高速串行接口协议的基础知识及物理层架构，准备几个能体现你自我驱动和One Team心态的具体案例
- 练习英文技术表达，确保能流畅讨论RTL设计、验证流程及低功耗设计策略
职位点评
薪资福利80
成长发展90
工作生活75
使命价值85
薪资福利
80较高
作为已上市的大型外企，薪资福利体系完善，5年以上资深IC设计岗位在南京市场具备较强竞争力。
薪资信号未披露（AI估算：3.5千–6万/月）
福利待遇employee-friendly policies focus on the physical and mental well-being、career development、opportunities for learning
成长发展
90较高
岗位涉及行业最前沿的高速接口IP开发，技术壁垒高，且公司提供多元学习与发展通道。
技术前沿前沿/新兴技术
技术栈RTL、System Verilog、USB4、PCIe、Python、C/C++、DFT
成长机会career development、Multiple avenues of learning and development
业务类型profit_center
工作生活
75中等
外企通常注重WLB，JD中明确提及关注员工身心健康，但未明确说明弹性办公或具体工时。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
工作生活平衡employee-friendly policies focus on the physical and mental well-being
使命价值
85较高
致力于解决行业技术难题，开发改变世界的电子产品，具有强烈的技术使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号make an impact on the world of technology、We’re doing work that matters. Help us solve what others can’t.
创新程度开拓性创新（行业首创）
楷登电子 的其他在招职位
相似职位推荐
Watch Jobs