楷登电子
Product Engineer II - Memory IP
Product Engineer II - Memory IP
发布于 1 天前普通员工/个人贡献者
南京市
中级经验
全职员工
仅现场办公
不限
硬件工程
Ddr
Dft
Gddr
Hbm
Ip
Lpddr
Rtl
Sta
Memory Phy
AI 估算 · 20k–32k
中级IC产品工程师，外企EDA公司，南京薪资中等偏上，技能需求强
职位详情
关于这个职位
该职位将加入Cadence的Memory IP团队，负责高性能内存PHY IP（如DDR/LPDDR/HBM/GDDR）的产品工程支持
主要工作包括售前技术对接、售后集成支持、仿真验证、时序收敛以及解决客户复杂问题，并通过AI工具提升效率
适合有存储协议和数字电路基础，愿意与全球团队协作的工程师
最低要求
电气/计算机工程学士（或同等学历）且具有至少2年相关行业经验，或电气/计算机工程硕士（或同等学历）
有DDR5/4/3、LPDDR5/4/3、HBM3、GDDR6或类似IP的工作经验
有Verilog RTL设计和门级验证经验
有综合和静态时序分析经验（有物理实现/验证经验者优先）
熟悉行业标准DFT流程和测试方法
熟悉封装和板级设计
能够阅读原理图并参与客户板级/封装实现的SI/PI评审
工作职责
支持内存子系统产品的硅前集成、使用和实现
协助内存子系统产品（控制器+PHY）的内部系统集成和质量保证测试
分析和解决复杂的子系统应用或实现问题，并为客户提供专业指导
支持各种Memory PHY和控制器的SOC集成评审和实现评审
协助客户进行RTL和门级仿真以验证功能
协助客户进行时序收敛和其他物理集成方面的工作
参与开发和改进客户应用的产品文档和检查清单
按需支持客户的硅后启动和生产测试活动
通过及时、彻底、技术上准确的响应来提升客户体验
利用AI工具和助手提高生产力、改进决策，并保持高质量的客户交付物
应用AI分析工具从复杂数据集中提取洞察、识别模式并生成可操作的推荐
优先资格
电气/计算机工程硕士（或同等学历）且具有2年以上相关行业经验
有Memory PHY和基于DSP架构的经验
有嵌入式微控制器固件经验
AI 洞察
优缺点分析
优点
- 加入全球领先的EDA公司，接触尖端内存IP技术（HBM3等），技术视野广阔
- 职位涉及售前和售后，能积累丰富的客户沟通和问题解决经验，职业弹性大
- 与全球研发和验证团队协作，可提升跨文化沟通能力和国际影响力
- 公司明确鼓励使用AI工具，能紧跟技术潮流，提升个人竞争力
- 需要同时掌握数字设计、验证、时序、DFT、封装等多领域知识，学习曲线较陡
- 涉及远程团队协作，可能需要适应不同时区的沟通节奏
- 适合既热爱技术又乐于与人打交道，喜欢在半导体领域解决实际问题，具备较强沟通能力且能适应快节奏的工程师
缺点 / 挑战
- 客户支持工作可能面临时间压力和多任务并行，要求较强的抗压能力
角色解读
- 可在产品工程领域深耕，从Product Engineer II晋升为资深产品工程师或技术专家
- 凭借客户和技术双重视角，可转向技术销售、应用工程或产品管理方向
- 在Cadence这样的EDA巨头中，有机会接触最前沿的IP技术，向架构师或技术负责人发展
- 负责Memory IP产品的售前和售后技术支持，作为客户与研发团队之间的桥梁，确保客户成功集成和使用DDR/LPDDR/HBM等内存IP
- 参与系统级集成、仿真验证、时序收敛和物理实现支持，帮助客户解决复杂的技术问题
- 支持硅前和硅后验证活动，包括RTL仿真、门级仿真、bringup和生产测试，并参与产品文档的改进
- 利用AI工具和分析平台提升工作效率和决策质量，从复杂数据中提取洞察以优化客户交付
- 熟悉DDR/LPDDR/HBM/GDDR等内存协议和IP集成，具备RTL设计和门级验证经验
- 掌握综合、静态时序分析（STA）和DFT流程，具备物理实现或验证知识者更佳
- 良好的沟通能力和任务管理能力，能与全球团队和客户高效协作
- 能够阅读原理图并参与SI/PI评审，熟悉封装和板级设计
申请策略
- 了解Cadence的Memory IP产品线（如LPDDR、HBM解决方案）及其客户案例，在面试中展示对产品的兴趣
- 准备一个完整的技术支持或问题解决故事，用STAR法则清晰展现你的角色和成果
- 突出内存IP（DDR/LPDDR/HBM）相关项目经验，包括RTL设计、验证和时序收敛的具体案例
- 强调与客户或跨团队协作的经历，展示解决复杂问题的沟通和协调能力
- 如果有AI工具或数据分析应用经验，务必提及，这与职位中强调的AI赋能高度契合
- 列出流片或硅后bringup经验，体现对完整产品周期的理解
- 系统复习DDR5和HBM3协议规范，掌握Memory PHY架构和最新技术趋势
- 补强静态时序分析（STA）和DFT知识，熟悉主流EDA工具（如Cadence工具）
面试指南
- 对于技术类问题，采用“背景-问题-分析-解决-验证”的逻辑，突出系统性思维和细节处理
- 对于场景类问题，使用STAR法则（情境-任务-行动-结果），强调团队协作和最终效果
- 对于AI工具类问题，展示你如何将工具融入工作流程，并给出可衡量的效率提升
- 请解释DDR4和DDR5在信号完整性和时序方面的主要区别
- 描述一次你调试复杂时序收敛问题的经历，你如何定位和解决？
- 如何向客户解释一个复杂的技术问题？请举例说明你的沟通方法
- 你如何使用AI工具来提高工程效率？请分享一个具体场景
- 如果客户在集成Memory PHY时遇到功能错误，你的排查步骤是什么？
职位点评
74
综合评分
外企EDA巨头，前沿内存IP技术，成长空间大，薪资面议，WLB未知
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
最适合重视技术成长和职业发展，对前沿内存技术有热情，且能接受一定不确定性的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活65
使命价值75
薪资福利
70中等
虽然薪资未在JD中披露，但作为大型外企EDA公司，预计薪资和福利在行业中具有竞争力，整体补偿性较好。
薪资信号未披露（AI估算：20K-32K/月）
成长发展
85较高
该职位处于存储IP技术前沿，涉及DDR5/HBM3等先进协议，公司强调领导力培养和AI赋能，成长机会丰富。
技术前沿前沿/新兴技术
技术栈DDR、LPDDR、HBM、GDDR、Verilog、RTL、STA、DFT、Memory PHY
成长机会develop、growing
业务类型ambiguous
工作生活
65中等
JD未提及远程或弹性工作，工作地点在南京，具体办公环境和加班文化不明确，生活化动机满足有限。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
75中等
半导体行业因AI需求高速增长，职位强调对技术世界的影响力，但直接社会价值中等，意义感较强。
行业发展高速增长赛道
社会影响中性/一般
使命信号make an impact on the world of technology、doing work that matters
创新程度积极采用新技术
楷登电子 的其他在招职位
相似职位推荐
Watch Jobs