DFT工程师（诊断提良方向）(J11337)

优缺点分析

角色解读

• 技术深耕：成为DFT或良率分析领域的专家，主导复杂芯片的良率提升项目
• 管理方向：晋升为团队主管或项目经理，协调跨部门资源推动良率改进
• 横向拓展：转向芯片设计、产品工程或工艺整合，拓宽职业广度
• 利用测试数据和设计信息分析芯片良率，定位故障根源，如扫描链失效或存储单元缺陷
• 建立闭环良率管理系统，整合设计、制造和测试反馈，推动良率持续提升
• 与设计团队合作，提出可测试性设计（DFT）改进建议，优化产品可制造性
• 精通DFT方法论，包括扫描测试、故障诊断和存储器内建自测试（BIST）
• 具备ASIC后端流程经验，理解工艺约束和制造可行性
• 熟悉统计数据分析工具（如JMP、Spotfire）和EDA工具
• 扎实的半导体物理和失效分析（EFA/PFA）知识

申请策略

• 了解豪威集团的主要产品（图像传感器）和技术路线，在面试中展示对业务的理解
• 准备一个完整的良率提升案例，从问题发现、分析到解决方案，展现逻辑思维
• 突出至少5年的良率工程或相关经验，用具体项目成果（如良率提升X%）量化贡献
• 详细描述DFT项目经验，包括扫描测试、BIST、故障诊断等技术的实际应用
• 强调ASIC后端流程和布局工程变更的实操经验，以及跨部门协作案例
• 列出使用的工具和软件，如Mentor Tessent、Synopsys DFTMAX、统计软件等
• 系统学习DFT工具链（如Tessent、DFTMAX），掌握扫描链插入和ATPG生成
• 补充失效分析（EFA/PFA）知识，了解FIB、SEM等设备原理

面试指南

• STAR法则：从情境、任务、行动、结果四个维度结构化回答项目经验
• 技术+业务结合：先阐述技术原理，再说明对良率和成本的量化影响
• 展现协作思维：强调跨团队沟通、妥协和推动结果的能力
• 请介绍一次你主导的良率提升项目，从问题定位到效果评估
• 如何通过DFT设计改进来提升芯片的可测试性和良率？
• ATE测试数据中，你如何区分工艺偏差和设计缺陷导致的失效？
• 描述一下扫描链诊断的基本流程和常用工具
• 当设计变更影响测试覆盖率时，你如何与设计团队沟通并达成妥协？