Watch Jobs
Marvell logo
美满电子
Senior Staff Engineer, Digital IC Design
立即应聘

Senior Staff Engineer, Digital IC Design

发布于 大约 14 小时前

普通员工/个人贡献者

TW - Hsinchu, Taiwan
专家级经验
全职员工
仅现场办公
硕士
芯片设计
Dft
Eco
Perl/Tcl
Serdes
数字Ic设计
时序分析
逻辑综合

AI 估算 · 40k–60k

资深数字IC设计工程师，技能稀缺，半导体行业薪资较高，综合台湾市场水平估算。

职位详情

关于这个职位

该职位负责数字IC的后端设计流程，包括综合、时序收敛、DFT生成和ECO，为Marvell各产品线提供高速SerDes IP解决方案

要求硕士以上学历和6年以上经验，精通Synopsys/Cadence工具和Perl/Tcl脚本，适合对高速接口和先进工艺感兴趣的技术专家

最低要求

电子工程、计算机科学或相关领域硕士及以上学历，6年以上工作经验

良好的沟通能力和团队合作精神
勤奋上进，愿意加入高能力设计团队
必须具备良好的post-RTL经验，包括综合、时序分析和物理设计
能够进行混合信号设计的定制布局布线
能够灵活适应所有post-RTL设计活动
对模块级和顶层的物理时序收敛有良好的理解
必须熟练以下技能：
使用Synopsys或Cadence工具进行逻辑或物理综合
DFT生成和验证
使用PrimeTime进行静态时序分析
nm及以下工艺的物理设计
较强的Perl和Tcl脚本技能

工作职责

改进设计方法和流程

为不同应用的各种SerDes IP（从10Gbps到224Gbps数据速率）提供综合、时序收敛和DFT支持
与模拟/数字设计团队合作，为所有Marvell产品线交付有竞争力的SerDes IP解决方案
为产品团队提供前硅和后硅支持

优先资格

以下技能为高度优先：

低功耗设计
电路级或定制设计经验
布局规划、时钟树综合和功耗规划/分析
信号完整性和物理验证

AI 洞察

优缺点分析

优点

  • 接触前沿的SerDes技术（224Gbps），技术含金量高
  • Marvell是半导体巨头，平台大，有机会与全球顶尖团队合作
  • 资深职位在行业内认可度高，跳槽竞争力强
  • 工作内容偏后端，需要精细的时序分析和物理设计技能，学习曲线陡峭

缺点 / 挑战

  • 需要与多个团队协作，沟通成本较高
  • 半导体行业竞争激烈，按时收敛时序压力大
  • 适合有多年数字后端设计经验，对时序追求极致，愿意在高复杂度芯片挑战中成长的技术专家

角色解读

  • 在技术专家方向深耕，成为SerDes后端设计领域的权威
  • 向技术领导或项目经理方向发展，负责完整IP交付
  • 横向拓展到前端设计或系统架构，提升全流程视野
  • 负责数字IC后RTL设计流程，包括模块级和芯片级综合、时序收敛、DFT生成和ECO
  • 针对10Gbps至224Gbps的SerDes IP进行后端设计，确保时序收敛和物理可实现性
  • 与模拟/数字设计团队协作，改进设计方法论，提升IP竞争力
  • 支持产品团队的前硅验证和后硅调试
  • 精通Synopsys/Cadence逻辑或物理综合工具，以及PrimeTime静态时序分析
  • 掌握DFT生成与验证，熟悉28nm及以下工艺的物理设计
  • 具备Perl/Tcl脚本编程能力，能够自动化设计流程
  • 理解混合信号设计，能够进行定制布局布线

申请策略

  • 了解Marvell的SerDes产品线和主要客户
  • 面试时提及对设计自动化的兴趣和实际贡献
  • 突出参与过的先进制程芯片（如7nm/5nm）后端设计项目
  • 强调时序收敛、DFT和ECO的具体案例，量化优化结果
  • 展示Perl/Tcl脚本自动化成果，体现流程改进能力
  • 如果有SerDes或高速接口经验，务必突出
  • 熟悉Synopsys和Cadence最新工具（如Fusion Compiler、Genus）
  • 学习低功耗设计技术和时钟树综合

面试指南

  • 针对具体技术问题，采用STAR法则（情境、任务、行动、结果）
  • 展示逻辑思维和底层原理，而非死记命令
  • 强调协作和沟通，尤其是在跨团队环境中
  • 请描述一个你处理过的复杂时序收敛问题，如何解决的？
  • 如何对混合信号设计进行定制布局布线？
  • 你如何编写高效的Tcl脚本来自动化综合流程？
  • 在DFT生成中，如何处理可测试性和面积/性能的权衡？
  • 你如何与数字前端和模拟团队协作，确保IP集成成功？

职位点评

75
综合评分

资深数字后端设计岗位，前沿SerDes技术，高发展潜力但工作强度未明，WLB一般。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
这个职位最适合追求技术深度和职业发展的求职者，而非追求工作生活平衡的人。
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展88
工作生活50
使命价值70

薪资福利

80较高

半导体行业资深工程师薪资优厚，但JD未披露具体数字，福利描述模糊。

薪资信号未披露（AI估算：40K-60K/月）

成长发展

88较高

技术处于前沿，涵盖224Gbps SerDes，有明确的方法论改进职责，成长空间大。

技术前沿前沿/新兴技术
技术栈Synthesis、Timing Closure、DFT、ECO、SerDes、Synopsys、Cadence、PrimeTime、Perl、Tcl
成长机会Improve the design methodology and flow
业务类型ambiguous

工作生活

50较低

工作地点在新竹科学园区，无远程选项，未提及弹性工作制。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）

使命价值

70中等

公司使命强调数据基础设施创新，有社会责任，但具体岗位偏工程实现。

行业发展稳定成熟行业
社会影响中性/一般
使命信号purposeful and enduring innovation
创新程度积极采用新技术

美满电子 的其他在招职位

相似职位推荐

Watch Jobs