联发科
SOC DFT Engineer
SOC DFT Engineer
发布于 大约 15 小时前普通员工/个人贡献者
合肥市
初级经验
全职员工
仅现场办公
硕士
硬件工程
Atpg
Dft
Tcl
Tessent
Dftmax
Tmax
AI 估算 · 15k–25k
初级芯片设计岗，合肥地区，联发科平台，薪资有竞争力，通常13薪。
职位详情
关于这个职位
该职位负责系统级芯片（SOC）的可测性设计（DFT），包括扫描链插入、ATPG生成与仿真、以及硅后诊断等工作
你将参与从架构定义到量产支持的全流程，使用行业主流EDA工具和脚本语言，是芯片设计中确保可测试性的关键角色
适合对数字电路和测试技术有浓厚兴趣的初级工程师
最低要求
微电子、计算机、电子工程、通信工程等相关专业硕士及以上学历
熟悉Verilog和ASIC前端设计流程，具备扎实的数字电路理论基础、动手能力和创新能力
精通IC前端EDA工具（如Synopsys SpyGlass/DC/PT/LEC/VCS以及Tessent/DFTMAX/TMAX平台），并有ASIC设计经验，如RTL编码、综合、布局布线、STA时序签核、IR分析、硅后诊断等
熟悉脚本语言，如Makefile/Tcl/Perl/Python等
良好的沟通和团队协作能力，良好的英语沟通和表达能力
积极的工作态度，对技术充满好奇心，勇于承担责任，能在较大压力下工作
工作职责
负责SOC芯片级和子系统级DFT架构定义、扫描插入、扫描时序约束、ATPG生成/仿真、ATPG硅后诊断以及量产支持等
支持芯片级/子系统级DFT相关检查和实现，包括ATPG DRC、ATPG覆盖率提升、ATPG模式数量缩减、等效性检查、扫描SDC约束、时序签核、时序ECO、功耗分析以及其他扫描相关的性能/功耗/面积质量提升等
支持SOC物理实现中的DFT部分，并支持TE解决量产问题
AI 洞察
优缺点分析
优点
- 联发科是知名芯片设计公司，平台大，技术积累深厚，有利于职业起步
- DFT是芯片设计关键环节，技能专业性强，市场需求稳定
- 工作中涉及多种EDA工具和脚本语言，技术成长快
- 对细节要求高，需要耐心解决复杂的测试和时序问题
- 需要持续学习新技术和工具，保持竞争力
缺点 / 挑战
- 工作压力较大，尤其是在项目节点和量产支持阶段
- 适合对数字电路和测试技术有扎实基础、喜欢解决技术难题、能够承受一定工作压力的应届或初级工程师
角色解读
- 从初级DFT工程师向资深DFT专家发展，负责更复杂芯片的DFT架构
- 可横向拓展至芯片设计全流程，如综合、时序分析或物理设计
- 有机会转向测试工程或芯片设计管理岗位
- 定义SOC芯片的DFT架构，设计扫描链和测试模式，确保芯片可测试性
- 使用EDA工具进行ATPG生成、仿真和覆盖率分析，并优化测试模式数量
- 支持物理实现阶段的DFT相关检查和时序签核，协助解决量产测试问题
- 掌握数字电路和ASIC设计流程，熟悉Verilog和前端EDA工具
- 熟练使用Tessent/DFTMAX等DFT专用工具，具备ATPG和扫描链设计经验
- 精通脚本语言（Tcl/Perl/Python），能够自动化测试流程
申请策略
- 关注联发科合肥研发中心的项目方向和团队文化，展示对芯片行业的热情
- 准备一个完整的DFT项目案例，从架构定义到测试模式生成，体现问题解决能力
- 突出硕士期间或实习中与DFT、ATPG、扫描链相关的项目经验
- 展示Verilog编程、EDA工具使用和脚本自动化能力
- 强调对芯片测试流程的理解和动手实践
- 深入学习DFT原理，如扫描链、BIST、边界扫描等
- 熟练使用至少一种脚本语言（Tcl/Perl/Python）处理测试数据
- 了解Synopsys和Mentor的DFT工具基本操作
面试指南
- 对于技术问题，从原理出发，结合项目实例，展示分析过程
- 对于开放性问题，用STAR法则（情境、任务、行动、结果）结构化回答
- 遇到不熟悉的问题，承认不足但展示学习思路，如查阅文档或请教同事
- 请解释扫描链的工作原理和设计要点
- 如何提高ATPG测试覆盖率？
- 描述你在项目中遇到的DFT相关时序问题及解决方法
- 你用过哪些脚本语言？如何自动化ATE测试模式生成？
- 对功耗与测试质量的权衡有什么理解？
职位点评
69
综合评分
联发科合肥SOC DFT初级岗，技术成长性好，薪资有竞争力，但工作强度和现场办公限制WLB。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合看重技术成长和职业发展、愿意在高强度环境中积累专业技能的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利72
成长发展83
工作生活50
使命价值60
薪资福利
72中等
薪资在合肥地区有竞争力，联发科提供稳定福利，但JD未明确薪资和福利细节，需面试确认。
薪资信号未披露（AI估算：15K-25K/月）
成长发展
83较高
岗位涉及前沿DFT技术和主流EDA工具，成长路径清晰，能积累稀缺的测试设计经验。
技术前沿主流现代技术
技术栈DFT、ATPG、Scan、Tessent、DFTMAX、TMAX
业务类型ambiguous
工作生活
50较低
合肥现场办公，工作强度较大（JD提到压力大），WLB一般。
工作模式仅现场办公
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
60中等
芯片设计行业是稳定成熟行业，岗位贡献于产品可测试性，社会价值中性。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
联发科 的其他在招职位
相似职位推荐
Watch Jobs