联发科
Digital Designer_HsinChu
Digital Designer_HsinChu
发布于 大约 18 小时前普通员工/个人贡献者
AI 估算 · 40k–65k · AI 参考估算
HsinChu, Taiwan
中级经验
学历未注明
全职员工仅现场办公芯片设计
芯片设计
Eda工具
Mcu
Rtl
Soc
低功耗设计
总线
数字电路设计
时钟设计
芯片集成
值不值得投
72综合评分
综合评分 72
前沿芯片设计岗位，技术成长性强，薪资市场水准，但WLB可能一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
53K
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 330 个在招 · 其中芯片设计 约 160 个
市场机会
选择面较广
芯片设计 · 约 730 个在招
职位详情
关于这个职位
该职位是联发科的数字设计工程师，负责Wi-Fi架构和数字电路设计，以及低功耗设计和SoC芯片集成
要求熟悉芯片前后端流程和EDA工具，参与从RTL到门级的集成工作，确保芯片性能与能效平衡
最低要求
最好有芯片集成经验
熟悉前端或后端实现流程及相关EDA工具
熟悉时钟/MTCMOS/电源/复位控制设计
熟悉低功耗设计和低功耗分析工具
熟悉SoC平台架构，包括MCU、总线和内存控制接口
工作职责
Wi-Fi架构和数字电路设计
全芯片时钟、测试和复位方案
低功耗数字设计
SoC芯片集成，从RTL到门级，包括时序闭合和可测试性
设计方法和集成流程改进
AI 洞察
优缺点分析
优点
- 加入全球领先的半导体公司，技术积累深厚
- 参与前沿芯片设计项目，技能提升快
- 平台广阔，职业发展路径清晰
- 芯片设计工作强度高，需应对严格的时间节点
- 技术更新快，需持续学习新工具和方法
- 竞争激烈，要求高精度和创新能力
- 适合对芯片设计有热情，追求技术深度，能承受高压工作环境的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 从数字设计工程师成长为高级设计工程师或技术专家
- 转向芯片架构师或设计经理角色
- 在半导体行业深耕，参与更复杂的芯片项目
- 负责Wi-Fi模块的架构定义和数字电路设计，确保性能与功耗平衡
- 设计全芯片的时钟、测试和复位方案，保证芯片稳定性和可测试性
- 进行低功耗数字设计，优化芯片能效
- 参与SoC芯片集成，从RTL代码到门级网表，完成时序闭合和可测试性设计
- 精通数字电路设计和低功耗设计技术
- 熟悉芯片前后端实现流程及主流EDA工具
- 掌握SoC平台架构，包括MCU、总线和内存控制
- 具备芯片集成经验，了解从RTL到门级的完整流程
申请策略
- 研究联发科的产品线和最新芯片技术
- 准备展示你在芯片设计中的创新思维和团队协作能力
- 突出芯片集成和低功耗设计项目经验
- 列出熟练使用的EDA工具如Synopsys、Cadence等
- 强调对SoC架构的理解和相关实践经验
- 展示解决复杂技术问题的案例
- 深入学习低功耗设计技术，如电源门控、多电压域设计
- 掌握最新的EDA工具和集成流程
面试指南
- 使用STAR方法（情境、任务、行动、结果）来结构化回答
- 结合具体项目经验，详细说明技术方案和成果
- 展示对问题深入分析和系统性思考的能力
- 请描述你过去在芯片集成方面的经验
- 如何设计一个低功耗的数字电路？
- 你熟悉哪些EDA工具，如何用于时序闭合？
- SoC中MCU和总线接口的设计考虑哪些因素？
- 如何改进芯片设计的集成流程？
职位点评
薪资福利75
成长发展85
工作生活50
使命价值70
薪资福利
75中等
公司为已上市跨国企业，薪资福利可能具有市场竞争力，但JD未披露具体信息。
薪资信号市场水准 (40K-65K/月)
成长发展
85较高
涉及前沿芯片设计技术，提供技能成长机会，但JD未明确提及培训或晋升。
技术前沿前沿/新兴技术
技术栈Wi-Fi、SoC、RTL、低功耗设计、EDA工具
业务类型profit_center
工作生活
50较低
未提及办公模式和工作强度，芯片设计通常需要现场办公，可能工作压力大。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
半导体行业增长迅速，芯片设计具有技术价值，但社会影响力一般。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs