联发科
数字IC设计工程师
数字IC设计工程师
发布于 大约 14 小时前普通员工/个人贡献者
成都市
中级经验
全职员工
仅现场办公
学历未注明
硬件工程
Cdc
Dft
Serdes
Sta
Tcl
数字电路设计
AI 估算 · 20k–35k
芯片设计岗位技术壁垒高，联发科作为头部企业薪资有竞争力，成都薪资略低于一线城市但生活成本低。
职位详情
关于这个职位
该职位负责联发科5G Modem中Serdes（高速串行接口）的架构规划、模块设计、验证及SoC平台整合测试
你将参与前沿通信技术的芯片设计，深度接触数字电路设计全流程，适合有1-3年经验、热爱技术挑战的IC设计工程师
最低要求
电子信息工程, 通信工程, 自动化, 电路设计相关专业
熟悉数字电路设计(所设计电路对应的Verilog代码不少于3万行)
熟悉Perl/Python, TCL script的撰写
具有CDC, DFT, DC, STA, LEC, CLP等相关流程经验
具有1~3年芯片设计经验
诚信正直，实事求是
对技术一丝不苟，对团队充满热诚
具有良好的沟通能力和团队合作精神，在工作中能承受一定的压力
工作职责
负责5G Modem中沟通A-Die和D-Die的Serdes架构规划，模块设计以及验证
负责5G Modem 中 D-Die Serdes在SoC平台上的整合与测试
负责5G Modem中Data Trace Through Serdes的架构规划，模块设计以及验证
负责5G Modem 中Data Trace Through Serdes在SoC平台上的整合与测试
优先资格
) 高速Serdes电路设计
) 高速数字电路后端实现
) Analog/Digital混合电路设计
AI 洞察
优缺点分析
优点
- G通信领域是当前增长最快的赛道之一，技术积累具有长期价值
- 联发科作为全球头部IC设计公司，平台稳定，资源丰富，能接触前沿技术
- 成都生活成本相对一线城市较低，工作环境宜居
- 项目周期紧凑，可能需要应对加班和跨团队协作的沟通成本
缺点 / 挑战
- 芯片设计流程复杂，需要同时掌握多种工具和流程，入门门槛较高
- Serdes设计涉及高速模拟与数字混合，对细节要求极高，调试压力大
- 适合对数字电路设计有浓厚兴趣、注重技术深度、能够承受一定工作压力的工程师
角色解读
- 可向资深数字设计工程师或技术专家发展，深入高速接口和通信协议领域
- 也可转向系统架构或芯片验证方向，拓宽职业路径
- 未来有机会成为项目负责人或团队骨干，参与更复杂的芯片产品开发
- 负责5G Modem中Serdes的架构规划与模块设计，确保高速串行接口性能达标
- 负责Serdes在SoC平台上的整合与测试，解决芯片级的集成问题
- 参与Data Trace Through Serdes的设计验证，保障数据传输的可靠性
- 精通数字电路设计，熟练使用Verilog进行大规模电路描述（不少于3万行代码）
- 熟悉Perl/Python/TCL脚本语言，用于自动化设计流程
- 掌握CDC、DFT、DC、STA等后端流程，具备芯片设计全流程经验
申请策略
- 准备一个完整的设计案例，从需求到实现、验证，展示全流程思考
- 关注联发科成都研发中心的产品方向，提前了解其5G Modem架构
- 突出Verilog代码量，最好能列出具体项目中的代码行数或模块规模
- 强调Serdes或高速接口设计经验，包括所用协议和性能指标
- 展示脚本能力（Perl/Python/TCL），尤其是在设计自动化或验证中的应用
- 补充DFT、STA等后端流程的实际操作经验，可通过课程或开源项目练习
- 学习5G通信协议基础，了解Serdes在物理层的作用
面试指南
- 对于设计类问题：先讲需求，再讲方案选择与Trade-off，最后展示结果与验证
- 对于原理类问题：从基本概念出发，逐步深入，可结合项目实际举例
- 请描述你设计过的一个数字电路模块，并说明如何保证其功能正确性？
- CDC（时钟域交叉）同步电路有哪几种实现方式？各自优缺点是什么？
- STA（静态时序分析）中setup和hold violation如何修复？
- Serdes的PLL和CDR基本原理是什么？设计时需要考虑哪些关键参数？
- 如何在SoC层面整合多个IP模块？遇到过哪些集成问题？
- 复习数字电路基础，特别是时序逻辑、状态机、异步处理等内容
职位点评
76
综合评分
前沿5G技术、薪资竞争力强，但工作强度较大、WLB未明确
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
最适合追求技术成长和发展前景的IC设计工程师
表现最好
成长发展
相对薄弱
工作生活
薪资福利80
成长发展85
工作生活60
使命价值70
薪资福利
80较高
联发科在成都提供具有市场竞争力的薪资和福利，但JD未明确具体数字和福利项，偏市场水准。
薪资信号市场水准 (20K-35K/月)
成长发展
85较高
5G Serdes属于前沿技术，设计流程全面，技能成长空间大，但JD未明确晋升路径或培训。
技术前沿前沿/新兴技术
技术栈Serdes、5G、DFT、CDC、STA、Verilog
业务类型profit_center
工作生活
60中等
成都生活节奏相对舒适，但IC设计岗位可能涉及加班，JD未提及弹性工作或WLB。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
5G通信是推动社会数字化转型的关键技术，具有正向社会影响力，但JD未提及使命愿景。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs