
长鑫存储
版图设计工程师-Layout Design Engineer(J16397)
版图设计工程师-Layout Design Engineer(J16397)
发布于 大约 7 小时前普通员工/个人贡献者
上海市 / 合肥市
中级经验
全职员工
仅现场办公
本科
硬件工程
Drc
Erc
Lvs
Starrc
版图设计
物理验证
全定制设计
AI 估算 · 20k–35k
半导体版图设计岗位,技术门槛高,市场薪资处于中高水平,参考一线城市及合肥半导体行业水平。
职位详情
关于这个职位
作为版图设计工程师,你将负责根据集成电路原理图完成版图设计,并与电路设计团队协作优化性能
你需要完成物理验证(DRC、LVS、ERC)和参数提取,确保芯片设计的正确性和可制造性
这是一个技术深度较高的岗位,适合有集成电路设计验证经验的专业人士
最低要求
教育背景与专业知识:本科及以上学历,微电子、集成电路或相关专业毕业
行业与专业经验:具备集成电路设计验证的从业经验,熟悉全定制设计流程的版图设计、物理验证与参数提取
专业技能与资格:能使用Cadence/Synopsys、StarRC、DRC/LVS等EDA工具完成版图设计与验证,有3D layout经验,精通相关工艺的版图设计
项目/任务成果:参与过至少两款芯片的全定制版图设计与物理验证,并完成相关签核
其他要求:具有良好的学习能力、沟通能力和团队合作精神,能在多团队协作中推进版图设计落地
工作职责
版图设计与优化:根据集成电路原理图完成版图设计,规划版图的floorplan,与电路设计工程师协同优化版图以确保电路性能最优化
物理验证与签核:完成版图物理验证,包括DRC、LVS、ERC等,确保版图符合设计规则与电气要求
参数提取与闭环:完成版图参数提取,确保仿真与实现的一致性,推动版图设计闭环
AI 洞察
优缺点分析
优点
- 长鑫存储是国内DRAM存储芯片领军企业,平台稳定,技术积累深厚
- 版图设计是芯片量产的关键环节,技能壁垒高,职业发展空间大
- 参与先进工艺节点的全定制设计,能积累稀缺的3D layout经验
- 工作强度较大,芯片流片节点紧张,加班不可避免
- 技术深度要求高,需要持续学习新工艺和EDA工具
缺点 / 挑战
- 版图设计出错可能导致流片失败,压力较大
- 适合有集成电路设计验验、注重技术积累、能承受一定工作压力的硬件工程师
角色解读
- 向资深版图设计专家发展,主导复杂芯片的版图架构设计
- 可转向模拟/数字电路设计或EDA工具开发方向,拓宽技术领域
- 在大型存储芯片企业积累经验后,有机会晋升为项目负责人或技术经理
- 根据电路原理图绘制版图,规划芯片的布局和布线
- 运行DRC、LVS等物理验证工具,确保版图符合设计规则和电气连接
- 提取寄生参数,与电路设计工程师协作优化性能,完成设计闭环
- 参与多款芯片的全定制版图设计和签核流程
- 精通Cadence或Synopsys等EDA工具进行版图设计和验证
- 掌握DRC、LVS、ERC等物理验证流程,熟悉StarRC参数提取
- 具备全定制版图设计经验,理解半导体工艺和器件物理
- 良好的沟通能力和团队协作能力,能与电路设计师高效配合
申请策略
- 在面试中强调对版图设计误差的敏感度和优化经验,体现严谨性
- 了解长鑫存储的产品线(DRAM),针对存储芯片的版图特点准备案例
- 突出参与过的全定制版图项目数量和技术节点,强调至少两款芯片的完整签核经历
- 列出熟练使用的EDA工具,如Cadence Virtuoso、Synopsys ICC等
- 展示物理验证和参数提取的成果,如DRC/LVS clean次数、寄生参数改善性能的案例
- 如果有条件,学习3D IC布局或先进封装(如CoWoS)的版图设计
- 熟悉DRAM存储单元的特殊版图要求,可提前阅读相关工艺文档
面试指南
- STAR原则(情境-任务-行动-结果)回答技术案例
- 对于设计权衡问题,从设计规则、工艺参数和电路需求三方面分析
- 请描述一个你处理过的DRC或LVS错误案例,如何解决的?
- 在全定制版图中,如何权衡面积、性能和功耗?
- 你使用过哪些寄生参数提取工具?提取结果如何指导电路优化?
- 你对3D layout的理解是什么?有哪些挑战?
- 在团队协作中,遇到和电路设计师意见不合怎么办?
- 复习DRAM工艺流程和版图设计规则,准备1-2个完整项目案例
职位点评
67
综合评分
技术深度高、薪资中上,但工作强度大、WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。
更适合这类人
适合注重技术成长和发展性,能接受较高工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活40
使命价值65
薪资福利
70中等
薪资处于行业中高水平,但不确定是否有其他福利,JD未明确年终奖等,补偿性满足中等偏上。
薪资信号未披露(AI估算:20K-35K/月)
成长发展
85较高
该岗位技术深度高,涉及先进工艺和3D layout,成长空间大,但JD未明确提及晋升通道。
技术前沿主流现代技术
技术栈版图设计、DRC、LVS、ERC、Cadence、Synopsys、StarRC、3D layout
业务类型profit_center
工作生活
40较低
仅现场办公,未提弹性工作,半导体行业加班普遍,生活化满足较低。
工作模式仅现场办公
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
65中等
存储芯片行业处于国产替代关键期,有一定社会价值,但JD未突出使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
长鑫存储 的其他在招职位
扩散工艺研发工程师-TD DF Process Eengineer(J19282)
长鑫存储 · 合肥市AI 估算 · 20k-35kAI算法工程师-Algorithm Engineer(J18485)
长鑫存储 · 合肥市AI 估算 · 20k-35k计算行业市场应用工程师-Computing Application Engineer(J19441)
长鑫存储 · 上海市AI 估算 · 25k-40k缺陷改善工程师-Defect Improve Engineer(J12902)
长鑫存储 · 合肥市AI 估算 · 18k-28kIPD流程管理主任工程师-IPD Process Management Staff Engineer(J18329)
长鑫存储 · 合肥市AI 估算 · 25k-35k
相似职位推荐
Watch Jobs