长鑫存储
芯片低功耗设计专家-Low-Power Design Expert(J21485)
芯片低功耗设计专家-Low-Power Design Expert(J21485)
发布于 1 天前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Dram架构
低功耗设计
全定制设计流程
Eda工具(Vcs/Dc/Ptpx/Finesim)
功耗建模与仿真
电源与时钟门控
电路Ppa优化
跨部门技术协同
值不值得投
76综合评分
综合评分 76
资深芯片低功耗技术岗，聚焦DRAM能效优化，技术壁垒高、成长路径清晰，工作模式偏传统研发节奏。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
8.8万
比硬件工程师中位数高
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
约 1940 个在招 · 其中硬件工程师 17 个
市场机会
选择适中
合肥 · 硬件工程师 · 32 个在招
职位详情
关于这个职位
该职位主要负责DRAM产品的低功耗整体策略制定与核心方案设计，涵盖内电压调控、分电压域调控、电源及时钟门控等关键技术的开发与实现
需完成系统性功耗建模与仿真以满足行业标准，协同跨部门团队推动方案落地，并持续跟踪全球半导体功耗技术动态以输出研发建议
最低要求
教育背景与专业知识：硕士及以上学历，微电子、计算机、电子、通信相关专业毕业
行业与专业经验：5年以上数字或模拟电路设计经验，有在知名存储芯片企业或半导体研发机构工作经历者优先
专业技能与资格：了解全定制设计流程，能使用VCS、DC、PTPX、finesim等EDA工具完成功耗分析与仿真
项目/任务成果：主导或深度参与过至少一款芯片的低功耗设计与优化项目，具备以下至少两项经验：低功耗设计方法学研究、DRAM或SOC功耗仿真、电路PPA优化、低功耗控制IP设计、SOC系统功耗分析与拆解
其他要求：具有较强跨部门协作与沟通能力，能主动跟踪技术前沿并转化为产品竞争力
工作职责
低功耗策略制定：参与DRAM产品低功耗整体策略制定，包括功耗分析、设计方案、工艺协同及系统功耗优化拆解
低功耗设计开发：负责DRAM产品低功耗设计开发，包括内电压调控、分电压域调控、power gating、CLK gating等关键技术方案的设计与实现
功耗建模与仿真：负责DRAM产品功耗系统性建模，完成JEDEC Spec功耗要求分析及特定系统场景下的功耗仿真
跨部门协同优化：与DRAM测试及SOC系统团队紧密合作，分析DRAM产品的功耗优化方向，推动设计开发方案落地
行业跟踪与竞品研究：密切关注全球DRAM功耗方面技术发展动态、市场趋势及竞争对手产品表现，输出技术预判与研发建议
AI 洞察
优缺点分析
优点
- 聚焦AI服务器与数据中心对DRAM功耗的刚性需求，技术壁垒高且不可替代性强
- 接触业界顶尖存储芯片研发流程，可积累完整的低功耗IP设计与流片经验
- 平台资源雄厚，提供充足的EDA授权、仿真集群与跨部门协同支持
- 技术成果直接关联产品市场竞争力，个人贡献可见度高
- 功耗优化需在性能、面积、成本间严格权衡，迭代周期长且容错率低
- 需频繁对接测试、系统、工艺等多方团队，沟通成本与技术对齐难度较大
- 行业处于强周期波动期，流片节点与产品上市节奏受市场环境影响明显
- 适合追求硬核技术纵深发展、擅长解决复杂系统级约束问题，且能在高压研发节奏下保持严谨的工程型人才
缺点 / 挑战
暂无明显挑战项
角色解读
- 纵向深耕：向首席架构师或技术专家路线发展，主导下一代存储芯片功耗规范制定
- 横向拓展：转向系统级电源管理架构、Chiplet互联功耗优化或先进制程协同设计
- 技术管理：带领低功耗设计团队，负责从IP开发到流片验证的全生命周期管理
- 制定DRAM产品的整体低功耗策略，拆解系统级功耗优化目标
- 设计并实现内电压调控、分电压域、电源与时钟门控等核心低功耗电路方案
- 搭建功耗模型并完成JEDEC标准符合性仿真，定位功耗瓶颈
- 联动测试与系统团队推进方案落地，跟踪竞品技术输出研发建议
- 扎实的数模混合电路设计功底，熟悉全定制设计流程
- 精通主流EDA工具链（VCS、DC、PTPX、finesim）进行功耗分析与仿真
- 掌握低功耗设计方法论（Power Gating、Clock Gating、DVFS等）
- 具备优秀的跨部门沟通与技术翻译能力，能将底层电路优化转化为系统级收益
申请策略
- 提前调研长鑫存储当前DRAM产品线（如DDR4/DDR5）的技术代际与功耗痛点
- 准备1-2个完整的项目案例，按STAR法则梳理从问题定义、方案选型到流片验证的全过程
- 突出主导或深度参与的芯片低功耗项目，量化功耗降低比例与PPA改善数据
- 详细列出熟练使用的EDA工具及具体应用场景（如PTPX功耗分析、finesim仿真配置）
- 强调跨部门协同经验，展示如何将电路级优化转化为系统级功耗达标
- 附上相关技术专利、JEDEC标准参与经历或开源低功耗IP贡献更佳
- 深入研读JEDEC DDR5/LPDDR5x功耗规范，掌握最新电源状态定义与触发条件
- 补充系统级功耗分析框架知识，学习基于RTL/网表的功耗预估方法
面试指南
- 采用“问题定位-根因分析-方案对比-验证闭环”结构，突出数据驱动决策过程
- 结合电路原理与系统负载特征，说明权衡取舍的依据（如漏电 vs 开关功耗占比）
- 引用行业标准或过往项目实测数据佐证方案可行性，体现工程严谨性
- 请分享一个你主导的芯片低功耗设计案例，说明你是如何确定优化方向并验证效果的？
- 面对DRAM产品在特定系统场景下的功耗超标问题，你的排查与优化思路是什么？
- 如何在保证时序性能的前提下，合理分配电压域并设计Power Gating逻辑？
- 你如何评估不同EDA工具在功耗分析中的精度差异？实际项目中如何解决仿真与实测偏差？
- 复习数模混合电路基础与CMOS功耗模型（动态、短路、静态功耗计算）
职位点评
薪资福利82
成长发展85
工作生活58
使命价值72
薪资福利
82较高
JD未明确披露薪资福利，但作为超大型半导体企业的资深专家岗，通常提供具备行业竞争力的薪酬包与完善保障。
薪资信号未披露（AI估算：6.5千–11.0万/月）
成长发展
85较高
岗位聚焦DRAM低功耗前沿技术，要求主导核心方案设计并跟踪全球技术动态，技术成长空间与行业视野开阔。
技术前沿前沿/新兴技术
技术栈低功耗设计、DRAM、VCS、DC、PTPX、finesim、Power Gating、Clock Gating、全定制设计
业务类型profit_center
工作生活
58较低
JD未提及弹性工时或远程安排，硬件研发通常需驻场配合流片与测试节点，工作节奏可能随产品发布周期波动。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
72中等
存储芯片属于国家战略性基础产业，岗位致力于提升产品能效比与市场竞争力，具备明确的商业价值导向。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs